半导体结构以及半导体结构制造方法技术

一种半导体结构包含有主动中介层、第一堆叠晶片模组以及第二堆叠晶片模组。主动中介层包含有基材、第一控制电路位于基材的第一控制区、第二控制电路位于基材的第二控制区以及通信电路连接第一控制电路以及第二控制电路。第一堆叠晶片模组垂直堆叠在主动中介层的第一控制区，以及第二堆叠晶片模组，垂直堆叠在主动中介层的第二控制区，以将多个元件整合封装。此外，一种半导体结构制造方法也在此揭露。一种半导体结构制造方法也在此揭露。一种半导体结构制造方法也在此揭露。

【技术实现步骤摘要】
programmable gate array；FPGA)。
[0014]在一些实施例中，第一堆叠晶片模组以及第二堆叠晶片模组与逻辑晶片平行配置。
[0015]根据本专利技术的另一态样，一种半导体结构制造方法包含有，提供主动中介层，其中主动中介层包含有基材、第一控制电路位于基材的第一控制区、第二控制电路位于基材的第二控制区以及通信电路连接于第一控制电路以及第二控制电路之间；垂直接合第一堆叠晶片模组在主动中介层的第一控制区；以及垂直接合第二堆叠晶片模组在主动中介层的第二控制区。
[0016]在一些实施例中，半导体结构制造方法还包含有，垂直堆叠复数个第一堆叠晶片，在主动中介层的第一控制区，以形成第一堆叠晶片模组。其中，第一堆叠晶片包含有动态随机存取存储器(dynamic random access memory；DRAM)。
[0017]在一些实施例中，半导体结构制造方法还包含有，垂直堆叠复数个第二堆叠晶片在主动中介层的第二控制区，以形成第二堆叠晶片模组。其中，第二堆叠晶片包含有快闪存储器(NAND flash memory)。
[0018]在一些实施例中，主动中介层还包含有复数个硅穿孔(through silicon via；TSV)，以通孔中间工艺(via middle process)形成。
[0019]在一些实施例中，半导体结构制造方法还包含有，切割主动中介层，以形成复数个整合存储器晶片。
[0020]在一些实施例中，半导体结构制造方法还包含有，接合逻辑晶片以及至少一个整合存储器晶片在非主动中介层之上。
[0021]在一些实施例中，逻辑晶片包含有中央处理器(central processing unit；CPU)、绘图晶片(graphics processing unit；GPU)或场域可编程逻辑门阵列(field programmable gate array；FPGA)。
[0022]在一些实施例中，第一堆叠晶片模组以及第二堆叠晶片模组与逻辑晶片平行配置。
[0023]因此，本专利技术所揭露的半导体结构以及半导体结构制造方法，其中动态随机存取存储器(DRAM)以及快闪存储器(NAND flash memory)晶片被接合在主动中介层，以形成整合存储器晶片。此外，逻辑晶片以及整合存储器晶片则可被接合在非主动中介层，以及动态随机存取存储器以及快闪存储器晶片均设置于并邻接于逻辑晶片的一侧，以降低彼此之间的通信电路的长度。
附图说明
[0024]为让本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
[0025]图1A至图7为依照本专利技术一些实施例所绘示的半导体结构制造方法的中间阶段的半导体结构的剖面示意图。
[0026]图8为依照本专利技术一些实施例所绘示的半导体结构制造方法的制造流程示意图。
具体实施方式
[0027]下文列举实施例配合所附附图进行详细说明，但所提供的实施例并非用以限制本专利技术所涵盖的范围，而结构运作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，都为本专利技术所涵盖的范围。另外，附图仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件或相似元件将以相同的符号标示来说明。
[0028]另外，在全篇说明书与权利要求书所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本专利技术的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本专利技术的描述上额外的引导。
[0029]于实施方式与权利要求书中，除非内文中对于冠词有所特别限定，否则“一”与“该”可泛指单一个或复数个。而步骤中所使用的编号仅用来标示步骤以便于说明，而非用来限制前后顺序及实施方式。
[0030]其次，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。
[0031]参阅图1A至图8，其中，图1A至图7为半导体结构制造方法的中间阶段的剖面示意图，而图8为半导体结构制造方法的制造流程示意图。
[0032]如图8所示，半导体结构制造方法500包含有下列的步骤。首先，步骤510，提供主动中介层110，也同时参阅图1A以及图1B。图1A为主动中介层110的剖面示意图，而图1B为主动中介层110的俯视示意图。
[0033]在一些实施例中，主动中介层110包含有基材112，第一控制电路111位于基材112的第一控制区101，第二控制电路116位于基材112的第二控制区102，以及通信电路115连接于第一控制电路111以及第二控制电路116之间。第一控制电路111，第二控制电路116以及通信电路115嵌入在基材112之中。此外，复数个焊垫113形成在基材112之上，且位于第一控制区101，以及复数个焊垫114形成在基材112之上，并位于第二控制区102。
[0034]在一些实施例中，主动中介层110还包含有复数个硅穿孔(TSV)117，以通孔中间工艺(via middle process)形成。
[0035]步骤520，复数个第一堆叠晶片132以及复数个第二堆叠晶片142，以混合键合(hybrid bonding)工艺，垂直堆叠在主动中介层110之上，以分别形成第一堆叠晶片模组130垂直位于第一控制区101之上，以及第二堆叠晶片模组140垂直位于第二控制区102，也同时参阅图2与图3。此外，第一控制电路111用来控制第一堆叠晶片132，第二控制电路116用来控制第二堆叠晶片142，而主动中介层110中的通信电路115则用来沟通第一堆叠晶片132以及第二堆叠晶片142。
[0036]在一些实施例中，混合键合(hybrid bonding)工艺还包含有等离子体处理，在接合第一堆叠晶片132，第二堆叠晶片142以及主动中介层110之前。此外，第一堆叠晶片132，第二堆叠晶片142以及主动中介层110在400摄氏度以下进行接合，较佳地，低于300摄氏度。在一些实施例中，第一堆叠晶片132、第二堆叠晶片142以及主动中介层110的凸块以及焊垫接合于250摄氏度。在一些实施例中，凸块以及焊垫由铜(Cu)、锡银(SnAg)、金(Au)以及镍(Ni)所形成，其均不脱离本专利技术的精神与保护范围。
[0037]步骤530，第一堆叠晶片132以及第二堆叠晶片142，以成形树脂160，模封在主动中介层110之上，例如是，利用环氧树脂模封，同时参阅图4。
[0038]步骤540，研磨成形树脂160以降低半导体结构100的厚度。此外，步骤550，利用晶圆级背面处理工艺(wafer level backside process)处理主动中介层110的背面，并将凸块150形成于主动中介层110的背面，同时参阅图5。
[0039]步骤560，半导体结构100被切割以形成复数个整合存储器晶片。在一些实施例中，第一堆叠晶片132为动态随机存取存储器(dynam本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包含：主动中介层，包含基材、第一控制电路位于该基材的第一控制区、第二控制电路位于该基材的第二控制区以及通信电路连接于该第一控制电路以及该第二控制电路之间；第一堆叠晶片模组，垂直堆叠在该主动中介层的该第一控制区；以及第二堆叠晶片模组，垂直堆叠在该主动中介层的该第二控制区。2.根据权利要求1所述的半导体结构，其中该第一堆叠晶片模组，包含复数个第一堆叠晶片，垂直堆叠在该主动中介层的该第一控制区。3.根据权利要求2所述的半导体结构，其中该些第一堆叠晶片包含动态随机存取存储器。4.根据权利要求3所述的半导体结构，其中该第二堆叠晶片模组，包含复数个第二堆叠晶片垂直堆叠在该主动中介层的该第二控制区。5.根据权利要求4所述的半导体结构，其中该些第二堆叠晶片包含快闪存储器。6.根据权利要求1所述的半导体结构，其中该主动中介层还包含复数个硅穿孔，以通孔中间工艺形成。7.根据权利要求1所述的半导体结构，其中，还包含非主动中介层以及该主动中介层接合在该非主动中介层之上。8.根据权利要求7所述的半导体结构，其中，还包含逻辑晶片接合在该非主动中介层之上。9.根据权利要求8所述的半导体结构，其中该逻辑晶片包含中央处理器、绘图晶片或场域可编程逻辑门阵列。10.根据权利要求8所述的半导体结构，其中该第一堆叠晶片模组以及该第二堆叠晶片模组与该逻辑晶片平行配置。11.一种半导体结构制造方法，其特征在于，包含：提供主动中介层，其中该主动中介层包含基材、第一控制电...

【专利技术属性】
技术研发人员：施信益，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：