半导体结构及其形成方法技术

本发明专利技术提供一种半导体结构及其形成方法，所述方法包括：提供衬底，所述衬底内形成有高压阱区和低压阱区；执行第一工艺步骤，所述第一工艺步骤包括：在所述高压阱区的所述衬底上形成依次堆叠的第一栅极氧化层和浮栅层；至少刻蚀去除在执行所述第一艺步骤时在所述衬底背面沉积的浮栅材料；以及，执行第二工艺步骤，所述第二工艺步骤包括：在所述低压阱区的所述衬底上形成第二栅极氧化层。通过在形成所述第二栅极氧化层之前，先刻蚀去除至少衬底背面形成的浮栅层，使得形成所述第二栅极氧化层的厚度均匀性得以提高。度均匀性得以提高。度均匀性得以提高。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体结构及其形成方法。

技术介绍

[0002]栅极氧化层在器件中具有重要的作用，其可以有效的改善传导性，控制电流，防止电流过大造成的器件过热或短路，可以形成电荷沟道控制电子在器件中的流动，提高器件的稳定性和保护器件，所以在制程在形成栅极氧化层时，对于其均匀性及厚度均需要严格控制，在嵌入式闪存（eFlash）的产品制程当中，在前制程生长了浮栅层和介质层后，需要进一步将介质层刻蚀，将部分浮栅层暴露出来，随后再生长栅极氧化层。但通过对该栅极氧化层厚度进行量测发现，该栅极氧化层的厚度均匀性难以满足要求。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体结构及其形成方法，以解决现有技术中在生长栅极氧化层时，栅极氧化层均匀性难以满足要求的问题。
[0004]为解决上述技术问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内形成有高压阱区和低压阱区；执行第一工艺步骤，所述第一工艺步骤包括：在所述高压阱区的所述衬底上形成依次堆叠的第一栅极氧化层和浮栅层；至少刻蚀去除在执行所述第一艺步骤时在所述衬底背面沉积的浮栅材料；以及，执行第二工艺步骤，所述第二工艺步骤包括：在所述低压阱区的所述衬底上形成第二栅极氧化层。
[0005]可选的，在所述的半导体结构的形成方法中，所述至少刻蚀去除在执行所述第一艺步骤时在所述衬底背面沉积的浮栅材料的步骤包括：刻蚀去除所述衬底背面沉积的所述浮栅材料，并停止在所述第一栅极氧化层上；或者，依次刻蚀去除所述衬底背面沉积的所述浮栅材料以及用以形成所述第一栅极氧化层的氧化物，并停止在所述衬底上。
[0006]可选的，在所述的半导体结构的形成方法中，刻蚀去除所述浮栅材料所采用的刻蚀液为氢氟酸和硝酸的混合溶液。
[0007]可选的，在所述的半导体结构的形成方法中，所述氢氟酸的质量分数为49%，所述硝酸的质量分数为60%。
[0008]可选的，在所述的半导体结构的形成方法中，刻蚀去除所述氧化物所采用的刻蚀液为氢氟酸溶液。
[0009]可选的，在所述的半导体结构的形成方法中，所述氢氟酸溶液的质量分数为49%，温度为55℃。
[0010]可选的，在所述的半导体结构的形成方法中，若依次刻蚀去除所述浮栅材料及所述氧化物，则在刻蚀去除所述浮栅材料后，利用去离子水清洗残留刻蚀液，而后再刻蚀所述氧化物。
[0011]可选的，在所述的半导体结构的形成方法中，至少刻蚀去除所述衬底背面的所述浮栅材料之后，以及执行所述第二工艺步骤之前，所述半导体结构的形成方法还包括：利用
去离子水清洗残留刻蚀液。
[0012]可选的，在所述的半导体结构的形成方法中，形成所述第二栅极氧化层的工艺参数包括：反应温度为750℃~900℃、O2流量为10slm~20slm、N2的流量为0.5 slm~1.5slm以及反应时间为3h~4h。
[0013]本专利技术还提供一种半导体结构，所述半导体结构利用如前任一项所述半导体结构的形成方法形成。
[0014]综上所述，本专利技术提供一种半导体结构及其形成方法，所述方法包括：提供衬底，所述衬底内形成有高压阱区和低压阱区；执行第一工艺步骤，所述第一工艺步骤包括：在所述高压阱区的所述衬底上形成依次堆叠的第一栅极氧化层和浮栅层；至少刻蚀去除在执行所述第一艺步骤时在所述衬底背面沉积的浮栅材料；以及，执行第二工艺步骤，所述第二工艺步骤包括：在所述低压阱区的所述衬底上形成第二栅极氧化层。通过在形成所述第二栅极氧化层之前，先刻蚀去除至少衬底背面形成的浮栅层，使得形成所述第二栅极氧化层的厚度均匀性得以提高。
附图说明
[0015]图1为本专利技术实施例提供的半导体结构的形成方法的流程图。
[0016]图2为本专利技术实施例中步骤S121所对应的器件结构示意图。
[0017]图3为本专利技术实施例中步骤S122所对应的器件结构示意图。
[0018]图4为本专利技术实施例中步骤S1231所对应的器件结构示意图。
[0019]图5为本专利技术实施例中步骤S1232所对应的器件结构示意图。
[0020]图6为本专利技术实施例中步骤S123所对应的器件结构示意图。
[0021]图7为本专利技术实施例中步骤S141所对应的器件结构示意图。
[0022]图8为本专利技术实施例中步骤S142所对应的器件结构示意图。
[0023]图9为本专利技术实施例中步骤S143所对应的器件结构示意图。
[0024]附图中：1
‑
衬底；2
‑
第一栅极氧化层；3
‑
浅沟槽隔离结构；4
‑
浮栅层；5
‑
介质层；6
‑
第二栅极氧化层；7
‑
控制栅层。
具体实施方式
[0025]为使本专利技术的目的、优点和特征更加清楚，以下结合附图和具体实施例对本专利技术作详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本专利技术实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
[0026]如图1所示，本专利技术实施例提供一种半导体结构的形成方法，包括如下步骤：S11，提供衬底，所述衬底内形成高压阱区和低压阱区；S12，执行第一工艺步骤，所述第一工艺步骤包括：在所述高压阱区的所述衬底正面形成依次堆叠的第一栅极氧化层和浮栅层；S13，至少刻蚀去除在执行所述第一艺步骤时在所述衬底背面沉积的浮栅材料；S14，执行第二工
艺步骤，所述第二工艺步骤包括：在所述低压阱区的所述衬底上形成第二栅极氧化层。
[0027]以下结合图2~图9对上述各步骤进行详细描述。
[0028]首先，执行步骤S11，请参见图2，提供衬底1，所述衬底1内形成有高压阱区和低压阱区，所述高压阱区和所述低压阱区之间使用浅沟槽隔离结构2隔离开来。所述衬底1可以是一晶圆，材料为半导体材料，尤其是适于制备嵌入式快闪存储器的半导体材料，例如硅、锗等，在后面一些描述中，为了描述方便起见，直接将所述衬底1称之为晶圆，但应理解，“晶圆”的描述不构成对于本申请的限制。所述浅沟槽隔离结构2可以通过对衬底1进行刻蚀形成沟槽并在沟槽中填充氧化物形成。
[0029]所述高压阱区可分为P型高压阱区（HVPW）和N型高压阱区（HVNW），所述低压阱区可分为P型高压阱区（LVPW）和N型低压阱区（LVNW），因此在衬底1内设置的区域依次有P型高压阱区（HVPW）、N型高压阱区（HVNW）、P型低压阱区（LVPW）和N型低压阱区（LVNW），这些区域之间均通过浅沟槽隔离结构2隔开。所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底内形成有高压阱区和低压阱区；执行第一工艺步骤，所述第一工艺步骤包括：在所述高压阱区的所述衬底上形成依次堆叠的第一栅极氧化层和浮栅层；至少刻蚀去除在执行所述第一艺步骤时在所述衬底背面沉积的浮栅材料；以及，执行第二工艺步骤，所述第二工艺步骤包括：在所述低压阱区的所述衬底上形成第二栅极氧化层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述至少刻蚀去除在执行所述第一艺步骤时在所述衬底背面沉积的浮栅材料的步骤包括：刻蚀去除所述衬底背面沉积的所述浮栅材料，并停止在所述第一栅极氧化层上；或者，依次刻蚀去除所述衬底背面沉积的所述浮栅材料以及用以形成所述第一栅极氧化层的氧化物，并停止在所述衬底上。3.如权利要求3所述的半导体结构的形成方法，其特征在于，刻蚀去除所述浮栅材料所采用的刻蚀液为氢氟酸和硝酸的混合溶液。4.如权利要求4所述的半导体结构的形成方法，其特征在于，所述氢氟酸的质量分数为49%，所述硝酸的质量分数为60%。5.如权...

【专利技术属性】
技术研发人员：欧阳文森，耿武，王胜林，
申请(专利权)人：粤芯半导体技术股份有限公司，
类型：发明
国别省市：