半导体元件的制备方法技术

本申请公开一种半导体元件及其制备方法。该半导体元件包括一基底；一隔离层，设置于该基底中并定义该基底的一主动区，其中该主动区包括一晶体管部分及从该晶体管部分延伸出的一可编程设计部分；一栅极结构，设置于该晶体管部分上；一漏极区，设置于该可编程设计部分及该晶体管部分中，并与该栅极结构相邻；一源极区，设置于该晶体管部分中，与该栅极结构相邻，并与该漏极区相对，该栅极结构介于两者之间；一中间绝缘层，设置于该可编程设计部分上；以及一上部导电层，设置于该中间绝缘层上。该可编程设计部分的该漏极区、该中间绝缘层及该上部导电层共同配置一可编程设计的结构。上部导电层共同配置一可编程设计的结构。上部导电层共同配置一可编程设计的结构。

【技术实现步骤摘要】
半导体元件的制备方法


[0001]本申请案主张美国第17/678,212及17/678,407号专利申请案的优先权(即优先权日为“2022年2月23日”)，其内容以全文引用的方式并入本文中。
[0002]本公开关于一种半导体元件的制备方法。特别是有关于一种具有可编程设计结构的半导体元件的制备方法。

技术介绍

[0003]半导体元件用于各种电子应用，如个人电脑、移动电话、数码相机及其他电子装置。半导体元件的尺寸正在不断缩小，以满足日益增长的计算能力的需求。然而，在缩小尺寸的过程中出现各种问题，而且这种问题在不断增加。因此，在实现提高品质、产量、性能及可靠性以及降低复杂性方面仍然存在挑战。
[0004]上文的“先前技术”说明仅是提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0005]本公开的一个方面提供一种半导体元件，包括一基底；一隔离层，设置于该基底中，并定义该基底的一主动区，其中该主动区包括一晶体管部分及从该晶体管部分延伸出的一可编程设计部分；一栅极结构，设置于该晶体管部分上；一漏极区，设置于该可编程设计部分及该晶体管部分中，并与该栅极结构相邻；一源极区，设置于该晶体管部分中，与该栅极结构相邻，并与该漏极区相对，该栅极结构介于该两者之间；一中间绝缘层，设置于该可编程设计部分上；以及一上部导电层，设置于该中间绝缘层上。该可编程设计部分的该漏极区、该中间绝缘层及该上部导电层共同配置一可编程设计结构。
[0006]本公开的另一个方面提供一种半导体元件，包括一基底；一隔离层，设置于该基底中，并定义该基底的一主动区，其中该主动区包括一晶体管部及从该晶体管部分延伸出的一可编程设计部分；一埋入式栅极结构，设置于该晶体管部分中；一漏极区，设置于该可编程设计部分及该晶体管部分中，并与该埋入式栅极结构相邻；一源极区，设置于该晶体管部分中，与该埋入式栅极结构相邻，并与该漏极区相对，该埋入式栅极结构介于该两者之间；一中间绝缘层，设置于该可编程设计部分上；一上部导电层，设置于该中间绝缘层上。该可编程设计部分的该漏极区、该中间绝缘层及该上部导电层共同配置一可编程设计结构。
[0007]本公开的另一个方面提供一种半导体元件的制备方法，包括提供一基底；在该基底中形成一隔离层以定义该基底的一主动区，其中该主动区包括一晶体管部分及从该晶体管部分延伸出的一可编程设计部分；在该晶体管部分上形成一栅极结构；在该可编程设计部分及该晶体管部分中形成一漏极区，并与该栅极结构相邻；在该晶体管部分中形成一源极区，与该栅极结构相邻，并与该漏极区相对；在该可编程设计部分上形成一中间绝缘层；以及在该中间绝缘层上形成一上部导电层。该可编程设计部分的该漏极区、该中间绝缘层
及该上部导电层共同配置一可编程设计结构。
[0008]本公开的另一个方面提供一种半导体元件的制备方法，包括提供一基底；在该基底中形成一隔离层，以定义该基底的一主动区，其中该主动区包括一晶体管部分及从该晶体管部分延伸出的一可编程设计部分；在该晶体管部分中形成一埋入式栅极结构；在该可编程设计部分及该晶体管部分中形成一漏极区，并与该埋入式栅极结构相邻；在该晶体管部分中形成一源极区，与该埋入式栅极结构相邻，并与该漏极区相对；在该可编程设计部分上形成一中间绝缘层；以及在该中间绝缘层上形成一上部导电层。该可编程设计部分的该漏极区、该中间绝缘层及该上部导电层共同配置一可编程设计结构。
[0009]由于本公开的半导体元件的设计，可编程设计结构将与栅极结构相关的漏极区整合为可编程设计结构的下部导体，因此可以减少可编程设计结构的占用面积。因此，更多的面积可用于其他复杂的功能单元或更多的可编程设计结构。因此，半导体元件的性能可以得到改善。此外，与可编程设计结构相关的栅极结构也可作为隔离晶体管，将高编程设计电压与相邻元件隔离。因此，可以减少高编程设计电压对相邻元件的损害(例如，源自高编程设计电压的泄漏电流)。因此，半导体元件的可靠性可以得到改善。
[0010]上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
[0011]参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号是指相同的元件。
[0012]图1是流程图，例示本公开一个实施例的半导体元件的制备方法。
[0013]图2是顶视图，例示本公开一个实施例的中间半导体元件。
[0014]图3至图6是沿图2的线A
‑
A'及线B
‑
B'的横截面图，例示本公开一个实施例的半导体元件的部分制备流程。
[0015]图7是顶视图，例示本公开一个实施例的中间半导体元件。
[0016]图8至图11是沿图7的线A
‑
A'及线B
‑
B'的横截面图，例示本公开一个实施例的半导体元件的部分制备流程。
[0017]图12是顶视图，例示本公开一个实施例的中间半导体元件。
[0018]图13及图14是沿图12的线A
‑
A'及线B
‑
B'的横截面图，例示本公开一个实施例的半导体元件的部分制备流程。
[0019]图15是顶视图，例示本公开一个实施例的中间半导体元件。
[0020]图16至图21是沿图15的线A
‑
A'及线B
‑
B'的横截面图，例示本公开一个实施例的半导体元件的部分制备流程。
[0021]图22是顶视图，例示本公开一个实施例的中间半导体元件。
[0022]图23及图24是沿图22的线A
‑
A'及线B
‑
B'的横截面图，例示本公开一个实施例的半
导体元件的部分制备流程。
[0023]图25是顶视图，例示本公开一个实施例的中间半导体元件。
[0024]图26是沿图25的线A
‑
A'的横截面图，例示本公开一个实施例的半导体元件的部分制备流程。
[0025]图27是顶视图，例示本公开一个实施例的中间半导体元件。
[0026]图28及图29是沿图27的线A
‑
A'及线B
‑
B'的横截面图，例示本公开一个实施例的半导体元件的部分制备流程。
[0027]图30至图33是横截面图，例示本公开另一个实施例的半导体元件的部分制备流程。
[0028]图34是顶视图，例示本公开另一个实施例的半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件的制备方法，包括：提供一基底；在该基底中形成一隔离层以定义该基底的一主动区，其中该主动区包括一晶体管部分及从该晶体管部分延伸出的一可编程设计部分；在该晶体管部分上形成一栅极结构；在该可编程设计部分及该晶体管部分中形成一漏极区，并与该栅极结构相邻；在该晶体管部分中形成一源极区，与该栅极结构相邻，并与该漏极区相对；在该可编程设计部分上形成一中间绝缘层；以及在该中间绝缘层上形成一上部导电层；其中该可编程设计部分中的该漏极区、该中间绝缘层及该上部导电层共同配置一可编程设计结构。2.如权利要求1所述的制备方法，更包括：在该源极区上形成一第一触点，并与该源极区电连接。3.如权利要求2所述的制备方法，更包括：在该上部导电层上形成一第二触点，并与该上部导电层电连接。4.如权利要求3所述的制备方法，更包括：在该源极区及该漏极区上分别形成两个栅极间隙子，并覆盖该栅极结构的侧壁。5.如权利要求4所述的制备方法，更包括：形成一轻掺杂区，设置于该基底中、该两个栅极间隙子的一下面，并与该漏极区相邻，其中该漏极区及该轻掺杂区包括相同的电类型。6.如权利要求5所述的制备方法，更包括在该晶体管部分及该可编程设计部分中形成一井区；其中该轻掺杂区、该源极区及该漏极区设置于该井区中，并且该井区及该漏极区包括不同的电类型。7.如权利要求6所述的制备方法，更包括：在该第一触点与该源极区之间形成一中间层；其中该中间层包括硅化钛、硅化镍、硅化镍铂、硅化钽或硅化钴。8.如权利要求6所述的制备方法，更包括：在该漏极区上形成一中间层；其中该中间层包括硅化钛、硅化镍、硅化镍铂、硅化钽或硅化钴。9.如权利要求6所述的制备方法，更包括...

【专利技术属性】
技术研发人员：李维中，丘世仰，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：