一种闪存器件及其形成方法技术

本申请提供一种闪存器件及其形成方法，所述闪存器件包括：半导体衬底，所述半导体衬底表面依次形成有栅氧层、栅极层和硬掩膜层；第一沟槽，贯穿所述硬掩膜层、所述栅极层、所述栅氧层且延伸至所述半导体衬底中，其中，所述栅氧层和所述半导体衬底的交界处呈圆弧。本申请的技术方案中，在形成第一沟槽时暴露所述栅氧层和所述半导体衬底的交界处，再使用牺牲层圆化处理所述栅氧层和所述半导体衬底的交界处以及进一步保护所述栅氧层和所述半导体衬底的交界处，后续继续沿所述第一沟槽刻蚀时不会损伤所述栅氧层和所述半导体衬底的交界处，可以使半导体衬底和栅氧层的交界处呈圆弧，解决相邻有源区或有源区和控制栅极之间的漏电问题。题。题。

【技术实现步骤摘要】
一种闪存器件及其形成方法


[0001]本申请涉及半导体
，尤其涉及一种闪存器件及其形成方法。

技术介绍

[0002]NAND闪存器件的存储单元工作时会受到周围临近存储单元的干扰。随着NAND闪存期间进入20nm以及以下技术节点，尺寸微缩进一步加剧了干扰效应。尤其是有源区尖端呈现尖角形貌时漏电干扰会更明显，通常降低可靠性的失效有两种：相邻有源区之间的漏电以及有源区与控制栅极之间的漏电。
[0003]因此，有必要提供更有效、更可靠的技术方案。

技术实现思路

[0004]本申请提供一种闪存器件及其形成方法，可以使半导体衬底和栅氧层的交界处呈圆弧，解决相邻有源区或有源区和栅极层之间的漏电问题。
[0005]本申请的一个方面提供一种闪存器件的形成方法，包括：提供半导体衬底，所述半导体衬底表面依次形成有栅氧层、栅极层和硬掩膜层；刻蚀所述硬掩膜层、所述栅极层、所述栅氧层至所述半导体衬底中形成第一沟槽；在所述第一沟槽侧壁和底部以及所述硬掩膜层上形成牺牲层，所述牺牲层覆盖所述栅氧层和所述半导体衬底的交界处；沿所述第一沟槽刻蚀所述牺牲层和所述半导体衬底至所述半导体衬底的设定深度并恰好暴露所述栅氧层和所述半导体衬底的交界处，所述栅氧层和所述半导体衬底的交界处呈圆弧。
[0006]在本申请的一些实施例中，刻蚀所述硬掩膜层、所述栅极层、所述栅氧层至所述半导体衬底中形成第一沟槽的方法包括：在所述硬掩膜层表面形成刻蚀停止层；在所述刻蚀停止层表面形成图案化的掩膜层，所述图案化的掩膜层定义所述第一沟槽的位置；以所述图案化的掩膜层为掩膜刻蚀所述刻蚀停止层、所述硬掩膜层、所述栅极层、所述栅氧层至所述半导体衬底中形成所述第一沟槽。
[0007]在本申请的一些实施例中，所述刻蚀停止层的厚度为1500至1800埃。
[0008]在本申请的一些实施例中，刻蚀所述刻蚀停止层、所述硬掩膜层、所述栅极层、所述栅氧层至所述半导体衬底中形成第一沟槽的刻蚀工艺参数包括：刻蚀气体包括CF4；刻蚀时间为20至40秒。
[0009]在本申请的一些实施例中，沿所述第一沟槽刻蚀所述牺牲层和所述半导体衬底至所述半导体衬底的设定深度并恰好暴露所述栅氧层和所述半导体衬底的交界处后，还包括：去除所述刻蚀停止层。
[0010]在本申请的一些实施例中，所述第一沟槽底部低于所述栅氧层底面100至200埃。
[0011]在本申请的一些实施例中，在所述第一沟槽侧壁和底部以及所述硬掩膜层上形成牺牲层的方法包括TEOS工艺。
[0012]在本申请的一些实施例中，所述牺牲层的厚度为30至80埃。
[0013]在本申请的一些实施例中，沿所述第一沟槽刻蚀所述牺牲层和所述半导体衬底至
所述半导体衬底的设定深度并恰好暴露所述栅氧层和所述半导体衬底的交界处的方法为各向异性刻蚀。
[0014]在本申请的一些实施例中，沿所述第一沟槽刻蚀所述牺牲层和所述半导体衬底至所述半导体衬底的设定深度并恰好暴露所述栅氧层和所述半导体衬底的交界处的刻蚀工艺参数包括：刻蚀剂包括Cl2；刻蚀时间为90至150秒。
[0015]在本申请的一些实施例中，沿所述第一沟槽刻蚀所述牺牲层和所述半导体衬底至所述半导体衬底的设定深度并恰好暴露所述栅氧层和所述半导体衬底的交界处后，所述第一沟槽的深宽比大于等于14∶1。
[0016]本申请的另一个方面还提供一种闪存器件，包括：半导体衬底，所述半导体衬底表面依次形成有栅氧层、栅极层和硬掩膜层；第一沟槽，贯穿所述硬掩膜层、所述栅极层、所述栅氧层且延伸至所述半导体衬底中，其中，所述栅氧层和所述半导体衬底的交界处呈圆弧。
[0017]在本申请的一些实施例中，所述第一沟槽的深宽比大于等于14∶1。
[0018]本申请提供一种闪存器件及其形成方法，在形成第一沟槽时暴露所述栅氧层和所述半导体衬底的交界处，再使用牺牲层圆化处理所述栅氧层和所述半导体衬底的交界处以及进一步保护所述栅氧层和所述半导体衬底的交界处，后续继续沿所述第一沟槽刻蚀时不会损伤所述栅氧层和所述半导体衬底的交界处，可以使半导体衬底和栅氧层的交界处呈圆弧，解决相邻有源区或有源区和控制栅极之间的漏电问题。
附图说明
[0019]以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图。应当理解，附图未按比例绘制。
[0020]其中：
[0021]图1至图3为一些闪存器件的形成方法中各步骤的结构示意图；
[0022]图4为一些闪存器件结构中与栅氧层交界的半导体衬底边缘尖角形貌的结构示意图；
[0023]图5至图10为本申请实施例所述的闪存器件的形成方法中各步骤的结构示意图；
[0024]图11为本申请实施例所述的闪存器件结构中栅氧层和半导体衬底交界处的结构示意图。
具体实施方式
[0025]以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
[0026]下面结合实施例和附图对本专利技术技术方案进行详细说明。
[0027]与逻辑期间工艺中
″
先形成有源区，然后进行圆化处理有源区边角并填充隔离材
料，之后再沉积栅氧以及刻蚀多晶硅栅极
″
的流程不同，NAND闪存器件是在衬底或外延层之上先沉积好栅氧和浮栅再进行有源区形成工艺的。
[0028]图1至图3为一些闪存器件的形成方法中各步骤的结构示意图。
[0029]参考图1所示，提供半导体衬底100，所述半导体衬底100表面依次形成有栅氧层110、栅极层120和硬掩膜层130。
[0030]参考图2所示，刻蚀所述硬掩膜层130、所述栅极层120、所述栅氧层110至所述半导体衬底100表面形成第一沟槽140。
[0031]参考图3所示，沿所述第一沟槽140继续刻蚀所述半导体衬底100至所述半导体衬底100的设定深度。
[0032]这种技术的主要问题是：图2所示的步骤中第一沟槽140停止在半导体衬底100表面，后续图3所示的步骤中再进一步沿所述第一沟槽140刻蚀半导体衬底100。然而，在图3所示的工艺中，一方面在进行纵向刻蚀时由于栅氧层110和半导体衬底100刻蚀选择比不同，导致半导体衬底100会在水平方向也被刻蚀，而栅氧层110不会被刻蚀；另一方面，为了满足NAND闪存器件工作击穿电压的要求，有源区浅沟道(也就是所述设定深度)需要达到2000埃以上的深度，在长时间的纵向蚀刻过程中，有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面依次形成有栅氧层、栅极层和硬掩膜层；刻蚀所述硬掩膜层、所述栅极层、所述栅氧层至所述半导体衬底中形成第一沟槽；在所述第一沟槽侧壁和底部以及所述硬掩膜层上形成牺牲层，所述牺牲层覆盖所述栅氧层和所述半导体衬底的交界处；沿所述第一沟槽刻蚀所述牺牲层和所述半导体衬底至所述半导体衬底的设定深度并恰好暴露所述栅氧层和所述半导体衬底的交界处，所述栅氧层和所述半导体衬底的交界处呈圆弧。2.如权利要求1所述的闪存器件的形成方法，其特征在于，刻蚀所述硬掩膜层、所述栅极层、所述栅氧层至所述半导体衬底中形成第一沟槽的方法包括：在所述硬掩膜层表面形成刻蚀停止层；在所述刻蚀停止层表面形成图案化的掩膜层，所述图案化的掩膜层定义所述第一沟槽的位置；以所述图案化的掩膜层为掩膜刻蚀所述刻蚀停止层、所述硬掩膜层、所述栅极层、所述栅氧层至所述半导体衬底中形成所述第一沟槽。3.如权利要求2所述的闪存器件的形成方法，其特征在于，所述刻蚀停止层的厚度为1500至1800埃。4.如权利要求2所述的闪存器件的形成方法，其特征在于，刻蚀所述刻蚀停止层、所述硬掩膜层、所述栅极层、所述栅氧层至所述半导体衬底中形成第一沟槽的刻蚀工艺参数包括：刻蚀气体包括CF4；刻蚀时间为20至40秒。5.如权利要求2所述的闪存器件的形成方法，其特征在于，沿所述第一沟槽刻蚀所述牺牲层和所述半导体衬底至所述半导体衬底的设定深度并恰好暴露所述栅氧层和所述半导体衬底的交界处后，还包括：去除所述...

【专利技术属性】
技术研发人员：李志国，王军，隋振超，刘玉丽，李越，
申请(专利权)人：中芯北方集成电路制造北京有限公司，
类型：发明
国别省市：