半导体结构的制作方法及半导体结构技术

本公开提供了一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括，提供衬底，在衬底上形成叠层结构，叠层结构包括交替叠置的初始栅间介质层及第一牺牲层，初始栅间介质层包括第二牺牲层，叠层结构中形成有沟道槽；形成沟道结构，沟道结构包括沟道层；去除第一牺牲层，在第一牺牲层被去除的位置形成栅极导电层；去除第二牺牲层形成气隙层；形成沟道接触结构，沟道接触结构覆盖于沟道层的顶面，沟道接触结构和沟道层形成半金属

【技术实现步骤摘要】
半导体结构的制作方法及半导体结构


[0001]本公开涉及半导体
，尤其涉及一种半导体结构的制作方法及半导体结构。

技术介绍

[0002]随着集成电路工艺的发展，为了实现更高的存储密度，3D(3dimension)闪存存储器(NAND flash memory)的发展尤为迅速，3D闪存存储器堆叠的层数也在不断增加，由32层发展到128层，并且3D闪存存储器还在突破原有堆叠层数不断增加堆叠层数。然而，3D闪存存储器堆叠的层数的增加，导致3D闪存存储器的沟道电流减小。

技术实现思路

[0003]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004]本公开提供了一种半导体结构的制作方法及半导体结构。
[0005]本公开的第一方面提供了一种半导体结构的制作方法，所述制作方法包括以下步骤：
[0006]提供衬底，在所述衬底上形成叠层结构，所述叠层结构包括交替叠置的初始栅间介质层以及第一牺牲层，所述初始栅间介质层包括第二牺牲层，所述叠层结构中形成有沿所述叠层结构的叠置方向延伸的沟道槽；
[0007]在所述沟道槽中形成沟道结构，所述沟道结构包括沟道层，所述沟道层覆盖所述沟道槽的底壁和侧壁；
[0008]去除所述第一牺牲层，在所述第一牺牲层被去除的位置形成栅极导电层；
[0009]去除所述第二牺牲层，在所述第二牺牲层被去除的位置形成气隙层；
[0010]形成沟道接触结构，所述沟道接触结构覆盖于所述沟道层的顶面，所述沟道接触结构和所述沟道层形成半金属
‑
半导体接触。
[0011]根据本公开的一些实施例，所述沟道层的材料包括单层半导体材料，所述沟道接触结构的材料包括第VA族半金属元素。
[0012]根据本公开的一些实施例，所述沟道层的材料包括二硫化钼，所述沟道接触结构的材料包括金属铋。
[0013]根据本公开的一些实施例，所述制作方法还包括：
[0014]去除部分所述沟道结构在所述沟道结构中形成沟道接触孔，所述沟道接触孔沿竖向方向延伸。
[0015]根据本公开的一些实施例，所述形成沟道接触结构，包括：
[0016]在所述沟道接触孔中形成所述沟道接触结构，所述沟道接触结构填充所述沟道接触孔并覆盖所述沟道层的顶面。
[0017]根据本公开的一些实施例，所述去除所述第一牺牲层，在所述第一牺牲层所在的
位置形成栅极导电层，包括：
[0018]在所述叠层结构中形成第一沟槽，所述第一沟槽沿所述叠层结构的叠置方向贯穿所述叠层结构，所述第一沟槽的侧壁暴露出部分所述第一牺牲层；
[0019]基于所述第一沟槽去除所述第一牺牲层，形成第一间隙；
[0020]通过所述第一沟槽向所述第一间隙中填充导电材料，形成所述栅极导电层。
[0021]根据本公开的一些实施例，所述第一沟槽的侧壁还暴露出部分所述第二牺牲层，所述去除所述第二牺牲层，形成气隙层，包括：
[0022]基于所述第一沟槽，去除所述第二牺牲层，在所述第二牺牲层被去除的位置形成所述气隙层。
[0023]根据本公开的一些实施例，所述制作方法，还包括：
[0024]形成栅极缝隙结构，所述栅极缝隙结构填充所述第一沟槽并封闭所述气隙层。
[0025]根据本公开的一些实施例，所述形成沟道结构，包括：
[0026]在所述沟道层与所述沟道槽之间形成堆叠层，所述堆叠层覆盖所述沟道槽的底壁和侧壁，所述堆叠层包括依次堆叠的第一绝缘层、电荷存储层以及第二绝缘层；
[0027]形成所述沟道层，所述沟道层覆盖所述堆叠层；
[0028]形成第三绝缘层，所述第三绝缘层覆盖所述沟道层并填充所述沟道槽中空余的区域。
[0029]根据本公开的一些实施例，所述半导体结构的制作方法，还包括：
[0030]在所述沟道槽的侧壁形成凹陷部，所述凹陷部沿横向朝所述叠层结构内部凹陷，沿着所述叠层结构的叠置方向，所述凹陷部形成于所述初始栅间介质层或者形成于所述第一牺牲层。
[0031]根据本公开的一些实施例，所述形成堆叠层，包括：
[0032]形成第一绝缘层，所述第一绝缘层覆盖所述沟道槽暴露出的侧壁和底壁，以及所述凹陷部的侧壁和底壁；
[0033]形成电荷存储层，所述电荷存储层覆盖位于所述凹陷部中的所述第一绝缘层并填充所述凹陷部；
[0034]形成第二绝缘层，所述第二绝缘层覆盖所述电荷存储层，以及覆盖位于所述沟道槽的侧壁的所述第一绝缘层。
[0035]本公开的第二方面提供了一种半导体结构，所述半导体结构包括：
[0036]衬底；
[0037]栅极叠层结构，所述栅极叠层结构包括交替叠置在所述衬底上的栅极导电层以及栅间介质层，所述栅间介质层包括气隙层；
[0038]沟道结构，所述沟道结构沿所述栅极叠层结构的叠置方向设置在所述栅极叠层结构中，所述沟道结构与所述衬底接触连接，所述沟道结构包括沟道层，所述沟道层覆盖所述沟道槽的底壁和侧壁；
[0039]沟道接触结构，所述沟道接触结构覆盖所述沟道层的顶面，所述沟道接触结构和所述沟道层为半金属
‑
半导体接触。
[0040]根据本公开的一些实施例，所述沟道层的材料包括单层半导体材料，所述沟道接触结构的材料包括第VA族元素。
[0041]根据本公开的一些实施例，所述沟道层的材料包括二硫化钼，所述沟道接触结构的材料包括金属铋。
[0042]根据本公开的一些实施例，所述沟道结构中设置有沟道接触孔，所述沟道接触孔沿着所述沟道结构的竖向方向延伸，所述沟道接触结构嵌入在所述接触孔中与所述沟道层接触。
[0043]根据本公开的一些实施例，沿所述栅极叠层结构的叠置方向，所述栅间介质层包括依次设置的第一栅介质层、所述气隙层以及第二栅介质层，所述栅间介质层的第一栅介质层和第二栅介质层分别覆盖不同层的所述栅极导电层。
[0044]根据本公开的一些实施例，所述半导体结构还包括：
[0045]栅极缝隙结构，所述栅极缝隙结构设置在所述栅极叠层结构，所述栅极缝隙结构和所述衬底接触连接。
[0046]根据本公开的一些实施例，所述沟道结构包括：
[0047]堆叠层，所述堆叠层覆盖所述沟道槽，所述堆叠层包括依次堆叠在所述沟道槽中的第一绝缘层、电荷存储层以及第二绝缘层；
[0048]沟道层，所述沟道层覆盖所述堆叠层；
[0049]第三绝缘层，所述第三绝缘层覆盖所述沟道层并填充所述沟道槽中空余的区域。
[0050]根据本公开的一些实施例，所述半导体结构还包括：
[0051]存储组件，所述存储组件设置在所述栅间介质层中或者设置在所述栅极导电层中，所述存储组件环绕所述沟道结构的周向设置，所述存储组件与所述沟道结构接触。
[0052]本公开实施例所提供的半导体结构的制作方法及半导体结构中，沟道接触结构和沟道层形成金属<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，所述制作方法包括以下步骤：提供衬底，在所述衬底上形成叠层结构，所述叠层结构包括交替叠置的初始栅间介质层以及第一牺牲层，所述初始栅间介质层包括第二牺牲层，所述叠层结构中形成有沿所述叠层结构的叠置方向延伸的沟道槽；在所述沟道槽中形成沟道结构，所述沟道结构包括沟道层，所述沟道层覆盖所述沟道槽的底壁和侧壁；去除所述第一牺牲层，在所述第一牺牲层被去除的位置形成栅极导电层；去除所述第二牺牲层，在所述第二牺牲层被去除的位置形成气隙层；形成沟道接触结构，所述沟道接触结构覆盖于所述沟道层的顶面，所述沟道接触结构和所述沟道层形成半金属
‑
半导体接触。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述沟道层的材料包括单层半导体材料，所述沟道接触结构的材料包括第VA族半金属元素。3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述沟道层的材料包括二硫化钼，所述沟道接触结构的材料包括金属铋。4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述制作方法还包括：去除部分所述沟道结构在所述沟道结构中形成沟道接触孔，所述沟道接触孔沿竖向方向延伸。5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述形成沟道接触结构，包括：在所述沟道接触孔中形成所述沟道接触结构，所述沟道接触结构填充所述沟道接触孔并覆盖所述沟道层的顶面。6.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述去除所述第一牺牲层，在所述第一牺牲层所在的位置形成栅极导电层，包括：在所述叠层结构中形成第一沟槽，所述第一沟槽沿所述叠层结构的叠置方向贯穿所述叠层结构，所述第一沟槽的侧壁暴露出部分所述第一牺牲层；基于所述第一沟槽去除所述第一牺牲层，形成第一间隙；通过所述第一沟槽向所述第一间隙中填充导电材料，形成所述栅极导电层。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述第一沟槽的侧壁还暴露出部分所述第二牺牲层，所述去除所述第二牺牲层，形成气隙层，包括：基于所述第一沟槽，去除所述第二牺牲层，在所述第二牺牲层被去除的位置形成所述气隙层。8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述制作方法，还包括：形成栅极缝隙结构，所述栅极缝隙结构填充所述第一沟槽并封闭所述气隙层。9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述形成沟道结构，包括：在所述沟道层与所述沟道槽之间形成堆叠层，所述堆叠层覆盖所述沟道槽的底壁和侧壁，所述堆叠层包括依次堆叠的第一绝缘层、电荷存储层以及第二绝缘层；形成所述沟道层，所述沟道层覆盖所述堆叠层；形成第三绝缘层，所述第三绝缘层覆盖所述沟道层并填充所述沟道槽中空余的区域。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于...

【专利技术属性】
技术研发人员：郭帅，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：