半导体器件及其制造方法技术

本公开涉及半导体器件及其制造方法。一种半导体器件包括：下部结构；有源层，其在下部结构之上；位线，其耦接到有源层的一侧并且从下部结构垂直地延伸；数据储存元件，其耦接到有源层的另一侧；字线，其设置成与有源层相邻并且在与有源层交叉的方向上延伸；以及覆盖层，其设置在字线和数据储存元件之间并且包括与有源层接触的陷阱抑制材料。有源层接触的陷阱抑制材料。有源层接触的陷阱抑制材料。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本专利申请要求于2022年2月18日提交的第10
‑
2022
‑
0021498韩国专利申请的优先权，其整体通过引用合并于此。


[0003]本专利技术的示例性实施例涉及半导体器件，并且更具体地，涉及三维结构的半导体器件及其制造方法。

技术介绍

[0004]存储单元的尺寸持续减小以增加存储器件的净裸片。随着存储单元的尺寸小型化，需要减小寄生电容Cb以及也增加电容。然而，由于存储单元的结构限制难以增加净裸片。
[0005]近期，包括布置成三维的存储单元的三维半导体存储器件被提出。

技术实现思路

[0006]本专利技术的实施方式涉及包括高度集成的存储单元的半导体器件及其制造方法。
[0007]根据本专利技术的实施方式，半导体器件可以包括：下部结构；有源层，其在下部结构之上；位线，其耦接到有源层的一侧并且从下部结构垂直地延伸；数据储存元件，其耦接到有源层的另一侧；字线，其设置成与有源层相邻并且在与有源层交本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：下部结构；有源层，其在所述下部结构之上；位线，其耦接到所述有源层的一侧并且从所述下部结构垂直地延伸；数据储存元件，其耦接到所述有源层的另一侧；字线，其设置成与所述有源层相邻并且在与所述有源层交叉的方向上延伸；以及覆盖层，其设置在所述字线和所述数据储存元件之间并且包括与所述有源层接触的陷阱抑制材料。2.根据权利要求1所述的半导体器件，其中，所述覆盖层的所述陷阱抑制材料与所述有源层以及所述字线直接接触。3.根据权利要求1所述的半导体器件，其中，所述覆盖层的所述陷阱抑制材料包括无氮材料。4.根据权利要求1所述的半导体器件，其中，所述覆盖层的陷阱抑制材料包括与所述有源层直接接触的氧化物基材料。5.根据权利要求1所述的半导体器件，其中，所述覆盖层还包括在所述陷阱抑制材料之上的氮化物基材料，以及所述陷阱抑制材料设置在所述氮化物基材料和所述有源层之间。6.根据权利要求5所述的半导体器件，其中，所述陷阱抑制材料包括硅氧化物，以及所述氮化物基材料包括硅氮化物。7.根据权利要求1所述的半导体器件，还包括：栅极电介质层，其在所述有源层的表面上。8.根据权利要求1所述的半导体器件，其中，所述有源层包括单晶硅、多晶硅或氧化物半导体材料。9.根据权利要求1所述的半导体器件，其中，所述字线包括双字线，所述双字线彼此面对，所述有源层介于所述双字线之间。10.根据权利要求1所述的半导体器件，其中，所述下部结构包括：衬底；以及位线焊盘，其设置在所述...

【专利技术属性】
技术研发人员：宋东一，金承焕，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：