半导体存储器件制造技术

一种半导体存储器件，包括：衬底；以及电容器结构，所述电容器结构位于所述衬底上，并且包括下电极、电容器电介质层和上电极。其中，所述电容器电介质层包括：下界面层，所述下界面层位于所述下电极上并且掺杂有第一导电类型的杂质；上界面层，所述上界面层在所述上电极下方，并且掺杂有并非所述第一导电类型的第二导电类型的杂质；以及电介质结构，所述电介质结构位于所述下界面层与所述上界面层之间。结构位于所述下界面层与所述上界面层之间。结构位于所述下界面层与所述上界面层之间。

【技术实现步骤摘要】
半导体存储器件
[0001]相关申请的交叉引用
[0002]本申请基于并且要求于2022年2月16日在韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0020398的优先权，通过引用将其公开整体并入本文。


[0003]实施例涉及半导体存储器件，更具体地，涉及具有电容器结构的半导体存储器件。

技术介绍

[0004]随着电子工业的快速发展和用户的要求，电子设备已经小型化和轻量化。相应地，由于电子设备中使用的半导体存储器件也需要高度集成，因此半导体存储器件中组件的设计规则减少，从而实现微结构。此外，具有电容器结构的半导体存储器件要求高容量及微结构。

技术实现思路

[0005]根据实施例的一个方面，提供了一种半导体存储器件，包括：衬底；以及电容器结构，所述电容器结构设置在所述衬底上，并且包括下电极、电容器电介质层和上电极。其中，所述电容器电介质层包括：下界面层，所述下界面层设置在所述下电极上并且掺杂有第一导电类型的杂质；上界面层，所述上界面层设置在所述上电极下方，并且掺杂有并本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，所述半导体存储器件包括：衬底；以及电容器结构，所述电容器结构位于所述衬底上，并且包括下电极、电容器电介质层和上电极，其中，所述电容器电介质层包括：下界面层，所述下界面层位于所述下电极上并且掺杂有第一导电类型的杂质；上界面层，所述上界面层在所述上电极下方，并且掺杂有并非所述第一导电类型的第二导电类型的杂质；以及电介质结构，所述电介质结构位于所述下界面层与所述上界面层之间。2.根据权利要求1所述的半导体存储器件，其中，所述第一导电类型是n型，所述第二导电类型是p型。3.根据权利要求1所述的半导体存储器件，其中，所述下界面层和所述上界面层中的每一者包含金属氧化物，并且所述第一导电类型的杂质和所述第二导电类型的杂质是金属原子。4.根据权利要求3所述的半导体存储器件，其中，所述第一导电类型的杂质在包括在所述下界面层中的金属原子之中的百分比小于5％，所述第二导电类型的杂质在包括在所述上界面层中的金属原子之中的百分比小于5％。5.根据权利要求3所述的半导体存储器件，其中，所述第一导电类型的杂质在包括在所述下界面层中的金属原子之中的百分比大于所述第二导电类型的杂质在包括在所述上界面层中的金属原子之中的百分比。6.根据权利要求1所述的半导体存储器件，其中，所述下界面层的厚度大于所述上界面层的厚度。7.根据权利要求1所述的半导体存储器件，其中，所述电介质结构具有堆叠结构，所述堆叠结构包括下电介质层、上电介质层以及所述下电介质层与所述上电介质层之间的插入层，并且所述插入层的带隙大于所述下电介质层和所述上电介质层中的每一者的带隙。8.根据权利要求7所述的半导体存储器件，其中，所述上电介质层的介电常数大于所述下电介质层的介电常数。9.根据权利要求7所述的半导体存储器件，其中，所述上电介质层的厚度大于所述下电介质层的厚度。10.根据权利要求7所述的半导体存储器件，其中，所述插入层的厚度小于所述下界面层和所述上界面层中的每一者的厚度。11.一种半导体存储器件，所述半导体存储器件包括：衬底，所述衬底具有存储单元区域；以及电容器结构，所述电容器结构位于所述衬底的所述存储单元区域中，并且包括下电极、上电极以及所述下电极与所述上电极之间的电容器电介质层，其中，所述电容器电介质层包括：掺杂有第一导电类型的杂质的下界面层、下电介质层、插入层、上电介质层和掺杂有并非所述第一导电类型的第二导电类型的杂质的上界面层，所述下界面层、所述下电介质层、所述插入层、所述上电介质层和所述上界面层依次堆叠在所述...

【专利技术属性】
技术研发人员：朴正敏，林汉镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：