一种混合集成的SRAM存储单元结构及制备方法技术

本发明专利技术涉及一种混合集成的SRAM存储单元结构及制备方法。本发明专利技术通过选择部分区域不进行沟道释放和其余区域进行沟道释放，以在不同位置分别形成驱动电流更大FinFET结构和驱动电流更小的GAAFET，由此实现GAAFET与FinFET混合集成，在进行晶体管比例设计时不会导致电路面积增大，更利于集成密度的进一步提升。更利于集成密度的进一步提升。更利于集成密度的进一步提升。

【技术实现步骤摘要】
一种混合集成的SRAM存储单元结构及制备方法


[0001]本专利技术涉及晶体管领域，特别涉及一种混合集成的SRAM存储单元结构及制备方法。

技术介绍

[0002]集成电路特征尺寸持续微缩，环绕栅极场效应晶体管(GAAFET)由于其优越的栅控能力，较弱的短沟道效应，更大且更灵活的有效宽度设计，将作为下一代晶体管技术成为FinFET(鳍式场效应晶体管)的替代方案。
[0003]在集成电路制造中，特别是SRAM中，晶体管沟道宽度设计对电路的性能至关重要，但也会对集成密度产生影响。SRAM的基本的原理大都是通过两个首尾相接的反相器来锁存数据的，每个SRAM单元包括6个或8个等多个晶体管，这些晶体管根据不同功能分为3种晶体管：PU、PD、PG。PU(pull up)是上拉管，功能是实现节点的高点位也就是1的状态。PD(pull down)是下拉管，功能是实现节点的低电位也就是0的状态。PG(pass gate)是传输管，功能是实现位线的接入，以实现读写功能。PU、PD、PG的沟道宽度差异对噪容窗口性能或读写速度等性能有显著影响，例如W
P本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种混合集成的SRAM存储单元结构，其特征在于，包括多个晶体管，所述多个晶体管分为上拉晶体管、下拉晶体管和传输晶体管；所述上拉晶体管、下拉晶体管和传输晶体管这三种晶体管中至少有一种晶体管采用环绕栅极场效应晶体管，以及至少一种采用鳍式场效应晶体管；所述鳍式场效应晶体管优选超晶格叠层鳍式场效应晶体管。2.根据权利要求1所述的混合集成的SRAM存储单元结构，其特征在于，传输晶体管和上拉晶体管采用环绕栅极场效应晶体管，下拉晶体管采用鳍式场效应晶体管。3.根据权利要求1所述的混合集成的SRAM存储单元结构，其特征在于，上拉晶体管采用环绕栅极场效应晶体管，传输晶体管和下拉晶体管采用鳍式场效应晶体管；或者，下拉晶体管采用环绕栅极场效应晶体管，传输晶体管和上拉晶体管采用鳍式场效应晶体管。4.根据权利要求1所述的混合集成的SRAM存储单元结构，其特征在于，所述多个晶体管的沟道宽度不同。5.根据权利要求1所述的混合集成的SRAM存储单元结构，其特征在于，上拉晶体管、下拉晶体管和传输晶体管中的至少两种晶体管的沟道宽度不同。6.一种混合集成的SRAM存储单元结构的制备方法，其特征在于，包括：提供衬底；在所述衬底上外延生长多个由第一半导体层/第二半导体层交替层叠的超晶格叠层；刻蚀所述超晶格叠层...

【专利技术属性】
技术研发人员：殷华湘，张学祥，姚佳欣，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：