3D存储器及其制备方法、电子设备技术

本发明专利技术涉及一种3D存储器及其制备方法、电子设备，所述3D存储器包括衬底和多个半导体条；多个半导体条沿着平行所述衬底的第一方向延伸，并且分别沿着平行所述衬底的第二方向和垂直所述衬底的第三方向间隔分布；每个所述半导体条包括弛豫含硅层和环绕所述弛豫含硅层设置的应变含硅层。本发明专利技术可以提升高密度存储器的性能。器的性能。器的性能。

【技术实现步骤摘要】
3D存储器及其制备方法、电子设备


[0001]本申请涉及集成电路
，特别是涉及一种3D存储器及其制备方法、电子设备。

技术介绍

[0002]动态随机存取存储器(英文：Dynamic Random Access Memory，简称：DRAM)是一种半导体存储器。
[0003]多层堆叠的3D DRAM可以有效提高存储密度。当堆叠层数足够多时，3DDRAM表现出明显的性能和成本优势。

技术实现思路

[0004]本专利技术提供一种3D存储器结构及其制备方法、电子设备。
[0005]第一方面，本专利技术提供了一种3D存储器，所述3D存储器包括：
[0006]衬底；
[0007]多个半导体条，沿着平行所述衬底的第一方向延伸，并且分别沿着平行所述衬底的第二方向和垂直所述衬底的第三方向间隔分布；每个所述半导体条包括弛豫含硅层和环绕所述弛豫含硅层设置的应变含硅层。
[0008]本专利技术的3D存储器包括衬底和多个半导体条，多个半导体条沿着平行衬底的第一方向延伸，并且分别沿着平行衬底的第二方向和垂直衬底的第三方向间隔分布，以形成多层堆叠的3D存储器。每个半导体条包括弛豫含硅层和环绕弛豫含硅层设置的应变含硅层，这样各个应变含硅层可以同时形成在对应的弛豫含硅层上，应变含硅层的应变不会由于堆叠层数的增加而释放，将应变含硅层作为沟道可以增强载流子的迁移率，从而提升高密度存储器的性能。
[0009]在其中一个实施例中，所述弛豫含硅层的材料为硅，所述应变含硅层的材料为硅锗；或者，所述弛豫含硅层的材料为硅锗，所述应变含硅层的材料为硅。
[0010]在其中一个实施例中，所述弛豫含硅层呈哑铃状，所述应变含硅层填满所述弛豫含硅层的中间凹陷处。
[0011]在其中一个实施例中，所述3D存储器还包括：
[0012]多条字线，沿着所述第二方向延伸，并且沿着所述第三方向间隔分布；每条所述字线与一列沿着所述第二方向间隔分布的各个所述半导体条中的应变含硅层连接。
[0013]在其中一个实施例中，所述3D存储器还包括：
[0014]多条位线，沿着所述第三方向延伸，并且沿着所述第二方向间隔分布；每条所述位线与一列沿着所述第三方向间隔分布的各个所述半导体条中的应变含硅层连接。
[0015]在其中一个实施例中，所述3D存储器还包括：
[0016]多个介质层，沿着所述第一方向设置在所述多条位线的两侧，且同一侧的所述介质层分别沿着所述第二方向和所述第三方向间隔分布；每个所述介质层环绕一个所述半导
体条设置，并夹设在所述应变含硅层和所述字线之间；每条所述位线两侧设置的所述介质层对应的晶体管共用所述位线。
[0017]在其中一个实施例中，所述3D存储器还包括：
[0018]多个电容，与所述多个介质层一一对应且位于对应的所述介质层远离所述位线的一侧，每个所述电容与对应的所述介质层环绕同一所述半导体条中的应变含硅层设置。
[0019]第二方面，本专利技术还提供了一种电子设备，所述电子设备包括如第一方面提供的3D存储器。
[0020]本专利技术的电子设备包括上述3D存储器，可以利用应变硅增强沟道的载流子迁移率，实现高密度的存储器。
[0021]第三方面，本专利技术还提供了一种3D存储器的制备方法，所述3D存储器的制备方法包括：
[0022]提供衬底；
[0023]于所述衬底上交替生长牺牲层和弛豫含硅层，形成叠层结构；
[0024]于所述叠层结构内开设多个相互平行的第一沟槽，每个所述第一沟槽的侧壁露出所述交替生长的牺牲层和弛豫含硅层的端面，每个所述第一沟槽沿着平行所述衬底的第一方向延伸，所述多个第一沟槽沿着平行所述衬底的第二方向间隔设置；
[0025]通过所述第一沟槽去除所述牺牲层，并于每个所述弛豫含硅层上生长应变含硅层，形成半导体条，每个所述半导体条包括所述弛豫含硅层和环绕所述弛豫含硅层设置的应变含硅层。
[0026]本专利技术的3D存储器的制备方法，先提供衬底，并在衬底上交替生长牺牲层和弛豫含硅层形成叠层结构，再在叠层结构内开设多个相互平行的第一沟槽，每个第一沟槽的侧壁露出交替生长的牺牲层和弛豫含硅层的端面，每个第一沟槽沿着平行衬底的第一方向延伸，多个第一沟槽沿着平行衬底的第二方向间隔设置，然后通过第一沟槽去除牺牲层，并于每个弛豫含硅层上生长应变含硅层形成半导体条，每个半导体条包括弛豫含硅层和环绕弛豫含硅层设置的应变含硅层，这样各个应变含硅层可以同时形成在对应的弛豫含硅层上，应变含硅层的应变不会由于堆叠层数的增加而释放，将应变含硅层作为沟道可以增强载流子的迁移率，从而提升高密度存储器的性能。
[0027]在其中一个实施例中，所述弛豫含硅层的材料为硅，所述牺牲层和所述应变含硅层的材料为硅锗；或者，所述弛豫含硅层的材料为硅锗，所述牺牲层和所述应变含硅层的材料为硅。
[0028]在其中一个实施例中，所述于每个所述弛豫含硅层上生长应变含硅层，形成半导体条，包括：
[0029]将每个所述弛豫含硅层修剪成哑铃状；
[0030]在所述弛豫含硅层的中间凹陷处生长应变含硅层，形成半导体条。
[0031]在其中一个实施例中，所述通过所述第一沟槽去除所述牺牲层，包括：
[0032]于所述叠层结构的两侧分别形成支撑结构；
[0033]通过所述第一沟槽去除两个所述支撑结构之间的所述牺牲层。
[0034]在其中一个实施例中，所述3D存储器的制备方法还包括：
[0035]于每个所述半导体条的应变含硅层上形成介质层，每个所述介质层环绕一个所述
半导体条设置，所述介质层分别沿着所述第二方向和垂直所述衬底的第三方向间隔分布。
[0036]在其中一个实施例中，所述3D存储器的制备方法还包括：
[0037]形成多条字线，所述多条字线沿着所述第二方向延伸且沿着所述第三方向间隔分布，每条所述字线与一列沿着所述第二方向间隔分布的各个所述半导体条中的应变含硅层连接，每条所述字线与一列沿着所述第二方向间隔分布的各个所述介质层连接。
[0038]在其中一个实施例中，所述3D存储器的制备方法还包括：
[0039]形成多条字线之后，于每个所述半导体条的应变含硅层上形成电容，所述电容与所述介质层一一对应且与对应的所述介质层环绕同一所述半导体条设置。
[0040]在其中一个实施例中，所述3D存储器的制备方法还包括：
[0041]形成多条位线，所述多条位线沿着所述第三方向延伸且沿着所述第二方向间隔分布，每条所述位线与一列沿着所述第三方向间隔分布的各个所述半导体条的应变含硅层连接；
[0042]其中，所述多个介质层沿着所述第一方向设置在所述多条位线的两侧，每条所述位线两侧设置的所述介质层对应的晶体管共用所述位线。
附图说明
[0043]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种3D存储器，其特征在于，所述3D存储器包括：衬底；多个半导体条，沿着平行所述衬底的第一方向延伸，并且分别沿着平行所述衬底的第二方向和垂直所述衬底的第三方向间隔分布；每个所述半导体条包括弛豫含硅层和环绕所述弛豫含硅层设置的应变含硅层。2.根据权利要求1所述的3D存储器，其特征在于，所述弛豫含硅层的材料为硅，所述应变含硅层的材料为硅锗；或者，所述弛豫含硅层的材料为硅锗，所述应变含硅层的材料为硅。3.根据权利要求1或2所述的3D存储器，其特征在于，所述弛豫含硅层呈哑铃状，所述应变含硅层填满所述弛豫含硅层的中间凹陷处。4.根据权利要求1或2所述的3D存储器，其特征在于，所述3D存储器还包括：多条字线，沿着所述第二方向延伸，并且沿着所述第三方向间隔分布；每条所述字线与一列沿着所述第二方向间隔分布的各个所述半导体条中的应变含硅层连接。5.根据权利要求4所述的3D存储器，其特征在于，所述3D存储器还包括：多条位线，沿着所述第三方向延伸，并且沿着所述第二方向间隔分布；每条所述位线与一列沿着所述第三方向间隔分布的各个所述半导体条中的应变含硅层连接。6.根据权利要求5所述的3D存储器，其特征在于，所述3D存储器还包括：多个介质层，沿着所述第一方向设置在所述多条位线的两侧，且同一侧的所述介质层分别沿着所述第二方向和所述第三方向间隔分布；每个所述介质层环绕一个所述半导体条设置，并夹设在所述应变含硅层和所述字线之间；每条所述位线两侧设置的所述介质层对应的晶体管共用所述位线。7.根据权利要求6所述的3D存储器，其特征在于，所述3D存储器还包括：多个电容，与所述多个介质层一一对应且位于对应的所述介质层远离所述位线的一侧，每个所述电容与对应的所述介质层环绕同一所述半导体条中的应变含硅层设置。8.一种电子设备，其特征在于，所述电子设备包括如权利要求1
‑
7任一项所述的3D存储器。9.一种3D存储器的制备方法，其特征在于，所述3D存储器的制备方法包括：提供衬底；于所述衬底上交替生长牺牲层和弛豫含硅层，形成叠层结构；于所述叠层结构内开设多个相互平行的第一沟槽，每个所述第一沟槽的侧壁露出所述交替生长的牺牲层和弛豫含硅层的端面，每个所述第一沟槽沿着平行所述衬底的第一方向延伸，所述多个第一沟槽沿着平行所述衬底的第二方向间隔设置；通...

【专利技术属性】
技术研发人员：宋艳鹏，王祥升，王海玲，刘晓萌，王桂磊，赵超，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：