半导体器件及其制造方法技术

提供一种半导体器件和用于制造半导体器件的方法。半导体器件包括：衬底；体凹陷部，该体凹陷部形成在衬底中；体电介质层，该体电介质层形成在体凹陷部之上；有源层，该有源层在衬底之上沿平行于衬底的方向延伸；接触节点，该接触节点竖向地形成在有源层的一侧的一个端部的侧壁之上；以及导电线，该导电线耦接至接触节点并且从体电介质层竖向地延伸。接触节点并且从体电介质层竖向地延伸。接触节点并且从体电介质层竖向地延伸。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2022年2月10日提交的申请号为10
‑
2022
‑
0017586的韩国专利申请的优先权，其通过引用整体合并于此。


[0003]本专利技术的示例性实施例涉及一种半导体器件，并且更具体地，涉及一种具有三维结构的半导体器件及其制造方法。

技术介绍

[0004]不断地减小存储单元的尺寸以增大存储器件的净裸片。随着存储单元的尺寸小型化，需要减小寄生电容Cb并且同时增大电容。然而，由于存储单元的结构限制，难以增大净裸片。
[0005]最近，已经提出了包括存储单元的三维半导体存储器件。

技术实现思路

[0006]本专利技术的实施例涉及包括高度集成的存储单元的一种半导体器件及其制造方法。
[0007]根据本专利技术的实施例，一种半导体器件包括：衬底；体凹陷部，该体凹陷部形成在衬底中；体电介质层，该体电介质层形成在体凹陷部之上；有源层，该有源层在衬底之上沿平行于衬底的方向延伸；接触节点，该接触节点竖本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；体凹陷部，所述体凹陷部在所述衬底中；体电介质层，所述体电介质层在所述体凹陷部之上；有源层，所述有源层在所述衬底之上沿平行于所述衬底的方向延伸；接触节点，所述接触节点在所述有源层的端部之上并且垂直于所述衬底；以及导电线，所述导电线耦接至所述接触节点并且垂直于所述衬底延伸。2.如权利要求1所述的半导体器件，其中，所述有源层包括：沟道；以及源极/漏极区，所述源极/漏极区被设置在所述沟道的一侧并且耦接至所述接触节点。3.如权利要求1所述的半导体器件，其中，所述接触节点具有完全覆盖所述有源层的一侧的一个端部的侧壁的高度。4.如权利要求1所述的半导体器件，其中，所述接触节点包括掺杂的多晶硅。5.如权利要求1所述的半导体器件，其中，所述有源层包括单晶硅、多晶硅、锗、硅锗、铟镓锌氧化物、或它们的组合。6.如权利要求1所述的半导体器件，还包括：字线，所述字线在所述有源层之上沿与所述有源层交叉的方向延伸。7.如权利要求6所述的半导体器件，其中，所述字线包括双字线、单个字线、或全环栅字线。8.如权利要求1所述的半导体器件，其中，所述导电线包括位线。9.如权利要求1所述的半导体器件，其中，所述体电介质层包括多个氧化硅，所述多个氧化硅形成在所述体凹陷部的表面上。10.一种半导体器件，包括：体凹陷部，所述体凹陷部在衬底中；体电介质层，所述体电介质层在所述体凹陷部之上；晶体管，所述晶体管在所述衬底之上沿平行于所述衬底的方向延伸，并且包括具有第一端部和第二端部的有源层；位线接触节点，所述位线接触节点在所述第一端部的侧壁、上表面和下表面上；位线，所述位线耦接至所述位线接触节点并且垂直于所述衬底延伸；储存接触节点，所述储存接触节点在所述第二端部的侧壁、上表面和下表面上；以及电容器，所述电容器耦接至所述第二端部和所述储存接触节点。11.如权利要求10所述的半导体器件，其中，所述有源层包括：沟道；第一源极/漏极区，所述第一源极/漏极区被设置在所述沟道的第一侧并且耦接至所述位线接触节点；以及第二源极/漏极区，所述第二源极/漏极区被设置在所述沟道的第二侧并且耦接至所述储存接触节点。12.如权利要求10所述的半导体器件，其中，所述位线接触节点和所述储存接触节点中的每一个都包括掺杂的多晶硅。
13.如权利要求10所述的半导体器件，其中，所述有源层包括单晶硅、多晶硅、锗、硅锗、或铟镓锌氧化物。14.如权利要求10所述的半导体器件，其中，所述电容器包括筒状储存节点，所述筒...

【专利技术属性】
技术研发人员：申完燮，柳丞昱，吕丞美，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：