半导体器件及其制造方法技术

提供一种半导体器件以及制造半导体器件的方法。半导体器件包括：下部结构；多个半导体层，该多个半导体层在与下部结构的表面平行的方向上横向地定向；多个位线，该多个位线连接至半导体层的端部并且在与下部结构的表面垂直的方向上延伸；字线，该字线在半导体层之上沿与半导体层交叉的方向横向地延伸；以及器件隔离层，该器件隔离层在与下部结构的表面平行的方向上延伸以被设置在位线与字线之间，并且该器件隔离层包括气隙。该器件隔离层包括气隙。该器件隔离层包括气隙。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2022年2月4日提交的申请号为10
‑
2022
‑
0014881的韩国专利申请的优先权，其通过引用整体合并于此。


[0003]本专利技术涉及一种半导体器件，并且更具体地，涉及一种具有三维结构的半导体器件及其制造方法。

技术介绍

[0004]为了增大存储器件的净裸片，存储单元的尺寸不断减小。随着存储单元的尺寸小型化，需要减小寄生电容(Cb)并增大电容。然而，由于存储单元的结构限制，难以增大净裸片。
[0005]最近，已经提出了包括三维布置的存储单元的三维半导体存储器件。

技术实现思路

[0006]本专利技术的实施例提供了具有高度集成的存储单元的一种半导体器件及其制造方法。
[0007]根据本专利技术的实施例，一种半导体器件包括：下部结构；多个半导体层，该多个半导体层在与下部结构的表面平行的方向上横向地定向；多个位线，该多个位线连接至半导体层的端部并且在与下部结构的表面垂直的方向上延伸；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：下部结构；多个半导体层，所述多个半导体层在与所述下部结构的表面平行的方向上横向地定向；多个位线，所述多个位线连接至所述半导体层的端部并且在与所述下部结构的表面垂直的方向上延伸；字线，所述字线在所述半导体层之上沿与所述半导体层交叉的方向横向地延伸；以及器件隔离层，所述器件隔离层在与所述下部结构的表面平行的方向上延伸以被设置在所述位线与所述字线之间，并且所述器件隔离层包括气隙。2.如权利要求1所述的半导体器件，其中，所述器件隔离层还包括覆盖层，所述覆盖层覆盖所述气隙的上部。3.如权利要求1所述的半导体器件，其中，所述器件隔离层包括氧化硅、碳氧化硅、氮化硅、或它们的组合。4.一种半导体器件，包括：下部结构；多个有源层，所述多个有源层在与所述下部结构的表面平行的方向上延伸；字线，所述字线在所述有源层之上沿与所述有源层交叉的方向横向地延伸；多个位线，所述多个位线连接至所述有源层的端部并且在与所述下部结构的表面垂直的方向上延伸；多个电容器，所述多个电容器连接至所述有源层的相对端部；以及器件隔离层，所述器件隔离层包括气隙，所述气隙被设置在所述位线与所述字线之间。5.如权利要求4所述的半导体器件，其中，所述器件隔离层还包括覆盖层，所述覆盖层覆盖所述气隙的上部。6.如权利要求4所述的半导体器件，其中，所述器件隔离层包括氧化硅、碳氧化硅、氮化硅、或它们的组合。7.如权利要求4所述的半导体器件，其中，所述气隙直接接触所述字线的侧壁。8.如权利要求4所述的半导体器件，其中，所述气隙从所述下部结构竖向地延伸。9.如权利要求4所述的半导体器件，其中，每个所述字线包括双字线。10.如权利要求4所述的半导体器件，其中，每个所述有源层包括硅层、单晶硅层、多晶硅层、或氧化物半导体材料。11.一种制造半导体器件的方法，所述方法包括：在下部结构的上部之上形成包括多个牺牲层的堆叠体；在所述堆叠体中形成多个器件隔离层；通过对所述堆叠体进行刻蚀而在所述...

【专利技术属性】
技术研发人员：金俊植，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：