半导体结构及其形成方法技术

本公开涉及半导体技术领域，本公开提供一种半导体结构及其形成方法。该半导体结构包括位于衬底上的第一有源层、第二有源层、沟道层以及柱状的栅极结构；沟道层至少覆盖栅极结构的侧壁；第一有源层和第二有源层均覆盖沟道层的部分侧壁，第一有源层和第二有源层分别位于沟道层沿衬底厚度方向相对的两侧；第一有源层和第二有源层的材料为具有第一电阻率的第一材料，沟道层的材料为具有第二电阻率的第一材料，第一电阻率小于第二电阻率。第一有源层和第二有源层位于相对的两侧可以解决半导体结构占用面积大的问题。同时，沟道层的材料与第一有源层和第二有源层的材料为具有不同电阻率的第一材料，可以解决沟道电流小的问题，改善半导体存储器的性能。善半导体存储器的性能。善半导体存储器的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本公开涉及半导体
，涉及但不限于一种半导体结构及其形成方法。

技术介绍

[0002]动态随机存取存储器（Dynamic Random Access Memory，DRAM）是一种常见的半导体存储器，被广泛地应用于各种消费电子类产品，如电脑、手机、数码相机等。随着这些产品对半导体存储器的要求不断提高，如何进一步提高半导体存储器的集成度和优化半导体存储器性能成为了亟待解决的问题。

技术实现思路

[0003]有鉴于此，本公开的主要目的在于提供一种半导体结构及其形成方法。
[0004]为达到上述目的，本公开的技术方案是这样实现的：本公开实施例提供了一种半导体结构，包括：位于衬底上的第一有源层、第二有源层、沟道层以及柱状的栅极结构；所述栅极结构沿所述衬底厚度的方向延伸；所述沟道层至少覆盖所述栅极结构的侧壁；所述第一有源层和所述第二有源层均覆盖所述沟道层的部分侧壁，所述第一有源层和所述第二有源层分别位于所述沟道层沿所述衬底厚度的方向相对的两侧；其中，所述第一有源层和所述第二有源层的材料为具有第一电阻率的第一材料，所述沟道层的材料为具有第二电阻率的第一材料，所述第一电阻率小于所述第二电阻率。
[0005]上述方案中，所述第一材料为氧化铟镓锌；所述第一有源层和所述第二有源层的氧化铟镓锌中的氧空位的浓度大于所述沟道层的氧化铟镓锌中的氧空位的浓度。
[0006]上述方案中，所述第一有源层为源极，所述第二有源层为漏极；所述第一有源层位于所述沟道层靠近所述衬底的一侧；所述第二有源层的顶面高于所述栅极结构的顶面;所述第二有源层的底面与所述栅极结构的顶面齐平。
[0007]上述方案中，所述半导体结构还包括位于所述栅极结构上的隔离结构和栅极插塞；所述栅极插塞贯穿所述隔离结构且与所述栅极结构电连接。
[0008]上述方案中，所述沟道层的顶面高于所述栅极结构的顶面；所述沟道层覆盖所述第二有源层的内壁及顶面。
[0009]本公开实施例还提供了一种半导体结构的形成方法，所述半导体结构的形成方法包括：在衬底上形成沿所述衬底厚度的方向间隔排布的第一有源材料层和第二有源材料层；去除部分所述第一有源材料层和所述第二有源材料层，形成第一凹槽、第一有源层和第二有源层；所述第一凹槽贯穿所述第二有源层且至少部分贯穿所述第一有源层；
形成至少覆盖所述第一凹槽侧壁的沟道层；其中，所述第一有源层和所述第二有源层的材料为具有第一电阻率的第一材料，所述沟道层的材料为具有第二电阻率的第一材料，所述第一电阻率小于所述第二电阻率；在形成有所述沟道层的第一凹槽中形成栅极结构。
[0010]上述方案中，所述第一材料为氧化铟镓锌，所述第一有源层和所述第二有源层的氧化铟镓锌中的氧空位的浓度大于所述沟道层的氧化铟镓锌中的氧空位的浓度。
[0011]上述方案中，在衬底上形成沿所述衬底厚度的方向间隔排布的第一有源材料层和第二有源材料层，包括：在所述衬底上沉积具有第一电阻率的第一材料，形成所述第一有源材料层；在所述第一有源材料层上形成第一隔离层；在所述第一隔离层上沉积具有第一电阻率的第一材料，形成所述第二有源材料层；所述半导体结构的形成方法还包括：在所述第二有源材料层上沉积具有第二电阻率的所述第一材料，形成第一沟道材料层。
[0012]上述方案中，所述沉积具有第一电阻率的第一材料，包括：沉积具有第二电阻率的第一材料；对所述具有第二电阻率的第一材料执行退火处理，得到具有第一电阻率的第一材料。
[0013]上述方案中，对所述具有第二电阻率的第一材料执行退火处理，包括：采用温度范围为：300
°
C至400
°
C，时长范围为：30s至120s的退火参数对所述具有第二电阻率的第一材料执行退火处理。
[0014]本公开实施例提供了一种半导体结构，该半导体结构中第一有源层和第二有源层分别位于沟道层沿衬底厚度的方向相对的两侧，可以有效地降低半导体结构的占用面积，提高半导体存储器的密度。此外，通过将沟道层的材料与第一有源层和第二有源层的材料设置为具有不同电阻率的第一材料，能够降低沟道层与第一有源层和第二有源层之间的接触电阻，提高沟道电流，改善半导体存储器的性能。
附图说明
[0015]图1为根据本公开一实施例示出的一种半导体结构的剖面示意图；图2为根据本公开一实施例示出的半导体结构在图1所示的AA
’
处的剖面示意图；图3a为根据本公开另一实施例示出的一种半导体结构的剖面示意图；图3b为根据本公开又一实施例示出的一种半导体结构的剖面示意图；图3c为根据本公开再一实施例示出的一种半导体结构的剖面示意图；图3d为根据本公开另一实施例示出的一种存储单元的剖面示意图；图4为根据本公开一实施例提供的半导体结构的形成方法的实现流程示意图；图5为根据本公开一实施例提供的半导体结构的形成过程的剖面示意图一；图6为根据本公开一实施例提供的半导体结构的形成过程的剖面示意图二；图7为根据本公开一实施例提供的半导体结构的形成过程的剖面示意图三；
图8为根据本公开一实施例提供的半导体结构的形成过程的剖面示意图四；图9为根据本公开一实施例提供的半导体结构的形成过程的剖面示意图五；图10为根据本公开一实施例提供的半导体结构的形成过程的剖面示意图六；图11为根据本公开一实施例提供的半导体结构的形成过程的剖面示意图七；图12为根据本公开一实施例提供的半导体结构的形成过程的剖面示意图八；图13为根据本公开一实施例提供的半导体结构的形成过程的剖面示意图九；图14为本公开另一实施例的半导体结构的形成过程的部分工艺步骤的剖面示意图一；图15为本公开另一实施例的半导体结构的形成过程的部分工艺步骤的剖面示意图二；图16为本公开另一实施例的半导体结构的形成过程的部分工艺步骤的剖面示意图三。
具体实施方式
[0016]下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0017]在下列段落中参照附图以举例方式更具体的描述本公开。根据下文的描述，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
[0018]应当明白，空间关系术语例如“在
……
下”、“在
……
下面”、“下面的”、“在
……
之下”、“在
……
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：位于衬底上的第一有源层、第二有源层、沟道层以及柱状的栅极结构；所述栅极结构沿所述衬底厚度的方向延伸；所述沟道层至少覆盖所述栅极结构的侧壁；所述第一有源层和所述第二有源层均覆盖所述沟道层的部分侧壁，所述第一有源层和所述第二有源层分别位于所述沟道层沿所述衬底厚度的方向相对的两侧；其中，所述第一有源层和所述第二有源层的材料为具有第一电阻率的第一材料，所述沟道层的材料为具有第二电阻率的第一材料，所述第一电阻率小于所述第二电阻率。2.根据权利要求1所述的半导体结构，其特征在于，所述第一材料为氧化铟镓锌；所述第一有源层和所述第二有源层的氧化铟镓锌中的氧空位的浓度大于所述沟道层的氧化铟镓锌中的氧空位的浓度。3.根据权利要求1所述的半导体结构，其特征在于，所述第一有源层为源极，所述第二有源层为漏极；所述第一有源层位于所述沟道层靠近所述衬底的一侧；所述第二有源层的顶面高于所述栅极结构的顶面；所述第二有源层的底面与所述栅极结构的顶面齐平。4.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括位于所述栅极结构上的隔离结构和栅极插塞；所述栅极插塞贯穿所述隔离结构且与所述栅极结构电连接。5.根据权利要求3所述的半导体结构，其特征在于，所述沟道层的顶面高于所述栅极结构的顶面；所述沟道层覆盖所述第二有源层的内壁及顶面。6.一种半导体结构的形成方法，其特征在于，所述半导体结构的形成方法包括：在衬底上形成沿所述衬底厚度的方向间隔排布的第一有源材料层和第二有源材料层；去除部分所述第一有源材料层和所述第二有源材料层，形成第一凹槽、第一有源层和第二有源层；所述第一凹槽...

【专利技术属性】
技术研发人员：李泽伦，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：