半导体结构制造技术

本公开提供一种具有围绕位元线下部的气隙的半导体结构。该半导体结构包括一基底；设置在该基底上的一位元线结构；围绕该位元线结构的一第一介电质层；围绕该第一介电质层的一下部的一第二介电质层，其中该第二介电质层借由一第一气隙与该第一介电质层分开；以及围绕该第一介电质层的一上部并密封该第一气隙的一第三介电质层。一第三介电质层。一第三介电质层。

【技术实现步骤摘要】
半导体结构


[0001]本申请案主张美国第17/582,179及17/582,726号专利申请案的优先权(即优先权日为“2022年1月24日”)，其内容以全文引用的方式并入本文中。
[0002]本公开关于一种半导体结构，特别是关于一种具有气隙的半导体结构。

技术介绍

[0003]由于动态随机存取存储器(DRAM)的结构简单，与其他类型的存储器如静态随机存取存储器(SRAM)相比，DRAM可以在每个芯片区域提供更多的存储胞(memory cell)。DRAM是由多个DRAM胞组成。每个DRAM胞包括一个用于存储信息的电容器和一个耦合到该电容器的晶体管，以控制该电容器何时充电或放电。在读操作期间，字元线(WL)被宣告，因此打开晶体管。接通的晶体管允许感应放大器通过位元线(BL)读取电容器上的电压。在写操作期间，当WL被触动时，要写入的数据被提供给BL。
[0004]为了满足对更大存储量的需求，DRAM存储胞的尺寸不断缩小；因此，DRAM的封装密度也大大增加。然而，由于DRAM存储胞尺寸的缩小，导致寄生电容增加的电容耦合已成为一个越来越重要的问题。由于寄生电容的增加，DRAM存储胞的速度被不适当地降低，整体元件性能受到不良影响。
[0005]上文的“先前技术”说明仅是提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0006]本公开的一个方面提供一种半导体结构。该半导体结构包括：一基底；一位元线结构，配置在该基底上；一第一介电质层，围绕该位元线结构；一第二介电质层，围绕该第一介电质层的一下部，其中该第二介电质层借由该第一气隙与该第一介电质层分开；以及一第三介电质层，围绕该第一介电质层的一上部并密封该第一气隙。
[0007]在一些实施例中，该半导体结构更包括一第四介电质层，配置在该第二介电质层和该第三介电质层之间。
[0008]在一些实施例中，该第四介电质层配置在该第一气隙和该第一介电质层之间。
[0009]在一些实施例中，该半导体结构更包括一触点，配置在该基底上并与该位元线结构相邻。
[0010]在一些实施例中，该第一气隙的顶部与该基底之间的距离大于该触点面的顶部与该基底之间的距离。
[0011]在一些实施例中，该半导体结构更包括一着陆垫，配置在该触点和该位元线结构上。
[0012]在一些实施例中，该着陆垫覆盖该位元线结构的顶部。
[0013]在一些实施例中，该半导体结构更包括一第五介电质层，配置在该着陆垫的一部
分上，其中该第五介电质层穿透到该着陆垫中并与该第一介电质层或该第三介电质层接触。
[0014]在一些实施例中，该半导体结构更包括一第五介电质层，配置在该着陆垫的一部分上，其中该第五介电质层密封该着陆垫的一个孔，并与该第一介电质层或该第三介电质层分开。
[0015]在一些实施例中，该半导体结构更包括一第二气隙，围绕该第一介电质层的一上部并配置在该第一介电质层和该第三介电质层之间。
[0016]在一些实施例中，该第二气隙与该第一气隙分开。
[0017]在一些实施例中，该第二气隙从该第一介电质层的顶部向该第一气隙延伸。
[0018]在一些实施例中，该第一气隙垂直于该基底伸长，而该第二气隙是朝向该第一气隙逐渐变细。
[0019]本公开的另一个方面提供一种半导体结构。该半导体结构包括：一第一位元线和一第二间隙子结构。该第一位元线配置在一基底上。该第二间隙子结构围绕该第一位元线，并包括一第一介电质层和由该第一介电质层密封的一第一气隙。该第一气隙围绕该第一位元线的一下部。
[0020]在一些实施例中，该第一气隙的顶部与该基底之间的距离大于该第一位元线的一金属层的顶部与该基底之间的距离。
[0021]在一些实施例中，该半导体结构更包括一触点，围绕该第一间隙子结构，其中该第一气隙的顶部与该基底之间的距离大于或等于该触点的顶部与该基底之间的距离。
[0022]在一些实施例中，该半导体结构更包括一着陆垫，配置在该触点上并与该第一间隙子结构的一部分接触。
[0023]在一些实施例中，该第一气隙的顶部被该着陆垫包围。
[0024]在一些实施例中，该半导体结构更包括一第二位元线，配置在该基底上并与该第一位元线相邻；以及一第二间隙子结构，围绕该第二位元线，并包括一第二介电质层和由该第二介电质层密封的一第二气隙。
[0025]在一些实施例中，该半导体结构更包括一触点，配置在该第一位元线和该第二位元线之间，其中该第二气隙的顶部与该基底之间的距离大于该触点的顶部与该基底之间的距离。
[0026]在一些实施例中，该第一间隙子结构更包括一第三气隙，配置在该第一介电质层中并在该第一气隙上方。
[0027]在一些实施例中，该第三气隙与该第一气隙分开。
[0028]在一些实施例中，该第三气隙的尺寸小于该第一气隙的尺寸。
[0029]在一些实施例中，该第一间隙子结构更包括一原生介电质层，配置在该第一介电质层中并位于该第一气隙和该第三气隙之间。
[0030]本公开的另一个方面提供一种半导体结构的制备方法。该制备方法包括：在一基底上形成一位元线；在该位元线上形成一第一间隙子层并与之共形；在该第一间隙子层上形成一牺牲层并与之共形；在该牺牲层上形成一第二间隙子层并与之共形；形成覆盖该第二间隙子层一下部的一遮罩层；移除该第二间隙子层的一上部；移除该牺牲层；以及在该第一间隙子层和该第二间隙子层上形成一第三间隙子层，因此形成由该第二间隙子层该下部
所包围的一第一气隙。
[0031]在一些实施例中，第一间隙子层、第一气隙、第二间隙子层和第三间隙子层一起被共同定义为一间隙子结构，并且该该间隙子结构从该基底逐渐变细。
[0032]在一些实施例中，该第一气隙上的该间隙子结构的厚度实质上等于该第一间隙子层和该第三间隙子层的总厚度。
[0033]在一些实施例中，位于该第二间隙子层该下部的该间隙子结构的厚度实质上等于该第一间隙子层、该牺牲层、该第二间隙子层和该第一间隙子层的总厚度。
[0034]在一些实施例中，该第二间隙子层该下部和该第二间隙子层该上部之间的边界由该遮罩层定义。
[0035]在一些实施例中，该第一气隙的高度由该遮罩层定义。
[0036]在一些实施例中，执行一湿蚀刻以去除配置在该第一间隙子层和该第二间隙子层该下部之间的该牺牲层。
[0037]在一些实施例中，该制备方法更包括在该第二间隙子层该上部被移除后，在该第一间隙子层和该第二间隙子层该下部上共形地形成一原生介电质层。
[0038]在一些实施例中，该制备方法更包括移除该第一间隙子层的一部分和该第一气隙上方的该第三间隙子层的一部分；以及在该第一介电质层和该第三介电质层上形成一介电质层，因此形成一第二气隙。
[0039]在一些实施例中，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：一基底；一位元线结构，配置在该基底上；一第一介电质层，围绕该位元线结构；一第二介电质层，围绕该第一介电质层的一下部，其中该第二介电质层借由一第一气隙与该第一介电质层分开；以及一第三介电质层，围绕该第一介电质层的一上部并密封该第一气隙。2.如权利要求1所述的半导体结构，更包括：一第四介电质层，配置在该第二介电质层和该第三介电质层之间。3.如权利要求2所述的半导体结构，其中该第四介电质层配置在该第一气隙和该第一介电质层之间。4.如权利要求1所述的半导体结构，更包括：一触点，配置在该基底上并与该位元线结构相邻。5.如权利要求4所述的半导体结构，其中该第一气隙的顶部与该基底之间的距离大于该触点的顶部与该基底之间的距离。6.如权利要求4所述的半导体结构，更包括：一着陆垫，配置在该触点和该位元线结构上。7.如权利要求6所述的半导体结构，其中该着陆垫覆盖该位元线结构的顶部。8.如权利要求6所述的半导体结构，更包括：一第五介电质层，配置在该着陆垫的一部分上，其中该第五介电质层穿透到该着陆垫中并与该第一介电质层或该第三介电质层接触。9.如权利要求6所述的半导体结构，更包括：一第五介电质层，配置在该着陆垫的一部分上，其中该第五介电质层密封该着陆垫的一个孔，并与该第一介电质层或该第三介电质层分开。10.如权利要求1所述的半导体结构，更包括：一第二气隙，围绕该第一介电质层的一上部，并配置在该第一介电质层和该第三介电质层之间。11.如权利要求10所述的半导体结构，其中该第二气隙与该第一气隙分开，该第二气隙从该第一介电质层的顶部向该第一气隙延伸，该第一气隙垂直于该基底伸长，该第二...

【专利技术属性】
技术研发人员：庄晴凯，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：