具有垂直晶体管的存储器器件及其形成方法技术

在某些方面中，一种存储器器件包括垂直晶体管、存储单元和位线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且与第二端子接触。第二端子是源极和漏极中的另一者，第二端子形成在半导体主体的突出部的所有侧面上。位线通过第二端子与半导体主体的沟道部分分离。道部分分离。道部分分离。

【技术实现步骤摘要】
【国外来华专利技术】具有垂直晶体管的存储器器件及其形成方法

技术介绍

[0001]本公开涉及存储器器件及其制造方法。
[0002]通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储器单元缩小到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，用于平面存储器单元的存储器密度接近上限。
[0003]三维(3D)存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于促进存储器阵列的操作的外围电路。

技术实现思路

[0004]在一个方面中，一种存储器器件包括垂直晶体管、存储单元和位线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且与第二端子接触。第二端子是源极和漏极中的另一者，第二端子形成在半导体主体的突出部的所有侧面上。位线通过第二端子与半导体主体的沟道部分分离。
[0005]在另一方面中，一种存储器系统包括被配置为存储数据的存储器器件以及耦合到存储器器件的存储器控制器。存储器器件包括垂直晶体管、存储单元和位线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且与第二端子接触。第二端子是源极和漏极中的另一者，第二端子形成在半导体主体的突出部的所有侧面上。位线通过第二端子与半导体主体的沟道部分分离。存储器控制器被配置为通过位线控制垂直晶体管和存储单元。
[0006]在又一方面中，公开了一种用于形成存储器器件的方法。形成从衬底的第一侧垂直延伸并且被栅极电介质围绕的半导体主体。从衬底的与第一侧相对的第二侧去除衬底，以暴露半导体主体的第一端部和栅极电介质。去除栅极电介质的部分，以暴露半导体主体的部分。对半导体主体的暴露的部分的侧壁和顶部进行掺杂。去除半导体主体的暴露的部分的掺杂的顶部。
附图说明
[0007]并入本文并且形成说明书的一部分的附图示出了本公开的方面，并且与说明书一起进一步用于解释本公开的原理并且使得相关领域技术人员能够制成和使用本公开。
[0008]图1A示出了根据本公开的一些方面的3D存储器器件的截面的示意图。
[0009]图1B示出了根据本公开的一些方面的另一3D存储器器件的截面的示意图。
[0010]图1C示出了根据本公开的一些方面的又一3D存储器器件的截面的示意图。
[0011]图2示出了根据本公开的一些方面的包括外围电路和各自具有垂直晶体管的存储器单元阵列的存储器器件的示意图。
[0012]图3示出了根据本公开的一些方面的包括外围电路和动态随机存取存储器
(dynamic random
‑
access memory，DRAM)单元阵列的存储器器件的示意性电路图。
[0013]图4示出了根据本公开的一些方面的包括外围电路和相变存储器(phase
‑
change memory，PCM)单元阵列的存储器器件的示意性电路图。
[0014]图5A示出了根据本公开的一些方面的包括外围电路和铁电随机存取存储器(ferroelectric random
‑
access memory，FRAM)单元阵列的存储器器件的示意性电路图。
[0015]图5B示出了根据本公开的一些方面的1TnC FRAM单元的示意性电路图。
[0016]图6示出了根据本公开的一些方面的存储器器件中的各自包括垂直晶体管的存储器单元的阵列的平面图。
[0017]图7A示出了根据本公开的一些方面的包括垂直晶体管的3D存储器器件的截面的侧视图。
[0018]图7B示出了根据本公开的一些方面的图7A中的垂直晶体管的截面的放大侧视图。
[0019]图8示出了根据本公开的一些方面的存储器器件中的各自包括垂直晶体管的存储器单元的另一阵列的平面图。
[0020]图9A示出了根据本公开的一些方面的包括垂直晶体管的另一3D存储器器件的截面的侧视图。
[0021]图9B示出了根据本公开的一些方面的图9A中的垂直晶体管的截面的放大侧视图。
[0022]图10A示出了根据本公开的一些方面的包括垂直晶体管和堆叠存储单元的又一3D存储器器件的截面的侧视图。
[0023]图10B示出了根据本公开的一些方面的图10A中的堆叠存储单元的截面的放大侧视图。
[0024]图11示出了根据本公开的一些方面的各自包括垂直晶体管的存储器单元的阵列的布局图。
[0025]图12A
‑
图12E示出了根据本公开的各个方面的各自包括垂直晶体管的存储器单元的各种阵列的布局图。
[0026]图13A
‑
图13M示出了根据本公开的一些方面的用于形成包括垂直晶体管的3D存储器器件的制造工艺。
[0027]图14A
‑
图14M示出了根据本公开的一些方面的用于形成包括垂直晶体管的另一3D存储器器件的制造工艺。
[0028]图15A
‑
图15E示出了根据本公开的一些方面的用于形成包括垂直晶体管和堆叠存储单元的3D存储器器件的制造工艺。
[0029]图16示出了根据本公开的一些方面的用于形成包括垂直晶体管的3D存储器器件的方法的流程图。
[0030]图17示出了根据本公开的一些方面的用于形成各自包括垂直晶体管的存储器单元的阵列的方法的流程图。
[0031]图18示出了根据本公开的一些方面的用于形成各自包括垂直晶体管的存储器单元的另一阵列的方法的流程图。
[0032]图19示出了根据本公开的一些方面的用于形成包括垂直晶体管和堆叠存储单元的3D存储器器件的方法的流程图。
[0033]图20示出了根据本公开的一些方面的具有存储器器件的示例性系统的框图。
[0034]将参考附图描述本公开。
具体实施方式
[0035]尽管讨论了具体的配置和布置，但是应当理解，这样做仅仅是出于说明的目的。这样，在不脱离本公开的范围的情况下，可以使用其他配置和布置。此外，本公开也可以用于各种其他应用。如本公开中描述的功能和结构特征可以彼此组合、调整和修改，并且以在附图中未具体描绘的方式，使得这些组合、调整和修改在本公开的范围内。
[0036]一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确描述的附加本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储器器件，包括：垂直晶体管，所述垂直晶体管包括在第一方向上延伸的半导体主体，所述半导体主体包括掺杂的源极、掺杂的漏极和沟道部分；存储单元，所述存储单元耦合到第一端子，所述第一端子是所述源极和所述漏极中的一者；以及位线，所述位线在垂直于所述第一方向的第二方向上延伸并且与第二端子接触，所述第二端子是所述源极和所述漏极中的另一者，其中，所述第二端子形成在所述半导体主体的突出部的所有侧面上，其中，所述位线通过所述第二端子与所述半导体主体的所述沟道部分分离。2.根据权利要求1所述的存储器器件，其中，所述位线在平面图中完全地包围所述半导体主体的所述突出部。3.根据权利要求1所述的存储器器件，其中所述第一端子形成在所述半导体主体的基部的一个端部上；并且所述沟道部分形成在所述半导体主体的所述基部和所述突出部中。4.根据权利要求1
‑
3中的任何一项所述的存储器器件，还包括耦合到所述半导体主体的所述沟道部分的主体线。5.根据权利要求4所述的存储器器件，其中，所述主体线和所述存储单元耦合到所述垂直晶体管在所述第一方向上的相对端部。6.根据权利要求4或5所述的存储器器件，其中，所述位线在所述第一方向上在所述存储单元与所述主体线之间。7.根据权利要求4
‑
6中的任何一项所述的存储器器件，其中，所述主体线包括与所述半导体主体的所述沟道部分接触的多晶硅层以及与所述多晶硅层接触的金属层。8.根据权利要求1
‑
7中的任何一项所述的存储器器件，其中，所述半导体主体包括单晶硅，并且所述沟道部分包括未掺杂的单晶硅或者具有与所述源极和所述漏极不同类型的掺杂剂的掺杂的单晶硅。9.根据权利要求1
‑
8中的任何一项所述的存储器器件，还包括在垂直于所述第一方向和所述第二方向的第三方向上延伸的字线，其中，所述垂直晶体管还包括在所述第三方向上与所述半导体主体的一个或多个侧面接触的栅极结构。10.根据权利要求9所述的存储器器件，其中，所述栅极结构包括与所述半导体主体的所述突出部分离的栅极电介质。11.根据权利要求1
‑
10中的任何一项所述的存储器器件，其中，所述垂直晶体管和所述存储单元形成动态随机存取存储器(DRAM)单元、相变存储器(PCM)单元或者铁电RAM(FRAM)单元。12.一种存储器系统，包括：存储器器件，所述存储器器件被配置为存储数据并且包括：垂直晶体管，所述垂直晶体管包括在第一方向上延伸的半导体主体，所述半导体主体包括掺杂的源极、掺杂的漏极和沟道部分；存储单元，所述存储单元耦合到第一端子，所述第一端子是所述源极和所述漏极中的

【专利技术属性】
技术研发人员：杨涛，赵冬雪，杨远程，夏志良，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：