一种存储器器件的版图绘制方法及装置制造方法及图纸

本发明专利技术提供了一种存储器器件的版图绘制方法及装置，以解决现有的存储器单元（Ｃｅｌｌ）库由于图元数量庞大而影响版图拼接效率的问题。所述方法包括：将现有的内部电路相同但接口连线不同的多个Ｃｅｌｌ图元用一种不带连线的图元表示，并在这种图元上标识连线点来表示不同的连线接口。这样，Ｃｅｌｌ库中的每个图元都可代表几种不同连线的Ｃｅｌｌ，每个图元中可选择的连线个数用连线点表示。当绘制版图时，在需要拼接的Ｃｅｌｌ图元上分别选择连线点并绘制连线来完成图元拼接，最后形成版图。本发明专利技术大大减少了Ｃｅｌｌ库中的图元数量，使得版图制作时能够快速准确地得到一个版图；尤其是对于大数据量的图元拼接，极大地提高了拼接效率。

【技术实现步骤摘要】

本专利技术涉及集成电路版图设计领域，特别是涉及一种存储器器件的版图绘制方法及装置。
技术介绍
集成电路(简称IC)的版图是对应于电路元器件结构的几何图形组合，这些几何 图形是由不同层的图形相互组合而成，各层版图相应于不同的工艺步骤，每一层版图用不 同的图案来表示。版图设计就是将电路元器件以及它们之间的连接关系转换成版图的形式 来表示，版图设计通常使用专门的设计工具来完成。针对IC设计中存储器器件的版图设计，通常在版图设计工具中包含一个存储单 元图元库(简称Cell库，Cell是存储器器件中最小的器件单元)，Cell库中的每个图元表 示一个存储单元(Cell)，多个Cell图元的拼接就形成一个版图。在版图设计过程中，设计 人员根据应用需求给出拼接后的存储器器件大小(包括长、宽等参数)，设计工具会自动调 用Cell库中的多个Cell来拼接成符合该器件大小的版图。在现有的Cell库中，每个Cell图元上直接带有接口连线，因此两个Cell通过将 接口连线相连就可以直接拼接起来。例如，参照图1所示，假设一个Cell库中包含Cell_A、 Cell_B、Cell_C、Cel 1_E五个Cell图元，每个Cell图元上分别带有两条接口连 线；其中，Cell_A、Cell_B、Cell_C、Cell_D在内部电路上相同，但接口连线不同。参照图2 所示，一种版图拼接方法是将Cell_A、Cell_B、Cell_C、Cell_D分别与Cell_E拼接，拼接时 将两个Cell的接口连线相连，形成如图2所示的版图。上述图2所示的是一种非常简单的版图，但对于大规模的存储器器件版图设计， 需要拼接的Cell数量非常巨大。但是，现有的Cell库中由于存在很多内部电路相同但接 口连线不同的Cell图元，造成库中Cell图元的数量大增。因此，对于大规模的存储器器件 版图设计，数量庞大的Cell库严重影响了大数据量Cell的拼接效率。
技术实现思路
本专利技术所要解决的技术问题是提供一种存储器器件的版图绘制方法及装置，以解 决现有的Cell库由于图元数量庞大而影响版图拼接效率的问题。为了解决上述问题，本专利技术公开了一种存储器器件的版图绘制方法，包括预置图元库，对图元库中的每个图元设置一个或多个连线点，并设置图元标识信 息和连线点标识信息；其中，所述连线点标识信息包括连线宽度或高度、连线层、连线方向、 连线点在图元中的坐标信息；绘制版图时，在需要拼接的图元中确定进行连线的连线点，完成一条连线的两个连线点构成一组连线点；针对每组连线点，提取连线点标识信息，并将每个连线点在图元中的坐标信息与该连线点所在图元在版图中的坐标相加，得到一组连线坐标；其中，图元在版图中的坐标是根据图元标识信息获得；根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向，在两个连 线点之间绘制连线；对每组连线点绘制连线，完成图元拼接，最后形成版图。其中，根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向，在 两个连线点之间绘制连线，具体包括所述两个连线点的连线坐标在X轴或y轴方向之差为 连线宽度或高度；当两个连线点的连线层为同一层时，以所述两个连线点为对角顶点，根据 所述两个连线点的连线坐标及连线方向绘制一个封闭矩形，该封闭矩形即为所述两个连线 点之间的连线。 其中，根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向，在 两个连线点之间绘制连线，具体包括所述两个连线点的连线坐标在X轴或y轴方向之差为 连线宽度或高度；当两个连线点的连线层为不同层时，选择其中一个连线点所在的连线层 绘制连线，绘制步骤包括以所述两个连线点为对角顶点，根据所述两个连线点的连线坐标 及连线方向，在其中一个连线点所在的连线层绘制一个封闭矩形；根据其中一个连线点所 在的连线层选择连线孔，并放置在所述矩形中另一层的连线点所在的一端；其中，所述连线 孔是图元库中的一种图元，用于使所述矩形与另一层的连线点获得连接关系；所述封闭矩 形及连线孔构成的图形即为所述两不同层连线点之间的连线。其中，所述根据连线层选择连接另一个连线层的连线孔，并放置在所述矩形中另 一个连线点所在的一端，具体包括根据选择的连线孔大小，确定放置连线孔的区域；根据 所述放置区域的大小和连线孔的大小，确定连线孔的放置个数；计算每个连线孔的放置坐 标；根据所述放置坐标，在所述矩形中另一个连线点所在的一端放置连线孔。其中，所述图元在版图中的坐标是根据图元标识信息获得，具体包括所述图元标 识信息包括图元的宽度和高度信息；根据图元拼接方式，利用图元的宽度和高度信息确定 每个图元在版图中的坐标。本专利技术还提供了一种存储器器件的版图绘制装置，包括图元库，用于提供不带连线的图元，每个图元设置一个或多个连线点，并设置图元 标识信息和连线点标识信息；其中，所述连线点标识信息包括连线宽度或高度、连线层、连 线方向、连线点在图元中的坐标信息；连线点选择单元，用于绘制版图时，在需要拼接的图元中确定进行连线的连线点， 完成一条连线的两个连线点构成一组连线点；连线坐标计算单元，用于针对每组连线点，提取连线点标识信息，并将每个连线点 在图元中的坐标信息与该连线点所在图元在版图中的坐标相加，得到一组连线坐标；其中， 图元在版图中的坐标是根据图元标识信息获得；连线绘制单元，用于根据所述连线坐标及每个连线点的连线宽度或高度、连线层、 连线方向，在两个连线点之间绘制连线；版图形成单元，用于对每组连线点绘制连线，完成图元拼接，最后形成版图。其中，所述连线绘制单元按照以下方式绘制连线所述两个连线点的连线坐标在 χ轴或y轴方向之差为连线宽度或高度；当两个连线点的连线层为同一层时，所述连线绘制 单元以所述两个连线点为对角顶点，根据所述两个连线点的连线坐标及连线方向绘制一个封闭矩形，该封闭矩形即为所述两个连线点之间的连线。其中，当两个连线点的连线层为不同层时，所述连线绘制单元包括连线层选择子单元，用于选择其中一个连线点所在的连线层绘制连线；第一绘制子单元，用于以所述两个连线点为对角顶点，根据所述两个连线点的连线坐标及连线方向，在其中一个连线点所在的连线层绘制一个封闭矩形；其中，所述两个连 线点的连线坐标在χ轴或y轴方向之差为连线宽度或高度；连线孔放置子单元，用于根据其中一个连线点所在的连线层选择连线孔，并放置 在所述矩形中另一层的连线点所在的一端；其中，所述连线孔是图元库中的一种图元，用于 使所述矩形与另一层的连线点获得连接关系；所述封闭矩形及连线孔构成的图形即为所述两不同层连线点之间的连线。其中，所述连线孔放置子单元包括区域确定模块，用于根据选择的连线孔大小，确定放置连线孔的区域；孔个数计算模块，用于根据所述放置区域的大小和连线孔的大小，确定连线孔的 放置个数；孔坐标计算模块，用于计算每个连线孔的放置坐标；孔绘制模块，用于根据所述放置坐标，在所述矩形中另一个连线点所在的一端放 置连线孔。其中，所述连线坐标计算单元按照以下方式获得图元在版图中的坐标所述图元 标识信息包括图元的宽度和高度信息；所述连线坐标计算单元根据图元拼接方式，利用图 元的宽度和高度信息确定每个图元在版图中的坐标。与现有技术相比，本专利技术具有以下优点本专利技术对现有的Cell库中的Cell图元本文档来自技高网...

【技术保护点】
一种存储器器件的版图绘制方法，其特征在于，包括：预置图元库，对图元库中的每个图元设置一个或多个连线点，并设置图元标识信息和连线点标识信息；其中，所述连线点标识信息包括连线宽度或高度、连线层、连线方向、连线点在图元中的坐标信息；绘制版图时，在需要拼接的图元中确定进行连线的连线点，完成一条连线的两个连线点构成一组连线点；针对每组连线点，提取连线点标识信息，并将每个连线点在图元中的坐标信息与该连线点所在图元在版图中的坐标相加，得到一组连线坐标；其中，图元在版图中的坐标是根据图元标识信息获得；根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向，在两个连线点之间绘制连线；对每组连线点绘制连线，完成图元拼接，最后形成版图。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘永波，
申请(专利权)人：北京芯技佳易微电子科技有限公司，
类型：发明
国别省市：11[中国|北京]