一种半导体器件的检测方法技术

本发明专利技术涉及一种半导体器件的检测方法，所述方法包括以下步骤：制备半导体器件版图；选用光学临近修正方法对所述半导体器件版图复制得到掩膜版，并进行修正；对所述掩膜版进行模拟并预测掩膜版中缺陷点的位置；根据所述模拟的结果制备检测版图，并将所述检测版图置于所述掩膜版上，对所述缺陷点位置进行检测。在本发明专利技术为了克服现有技术中查找缺陷点耗费时间长，效率低下的问题，本发明专利技术所述方法能够更加准确、快速的查找到故障点。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及，所述方法包括以下步骤：制备半导体器件版图；选用光学临近修正方法对所述半导体器件版图复制得到掩膜版，并进行修正；对所述掩膜版进行模拟并预测掩膜版中缺陷点的位置；根据所述模拟的结果制备检测版图，并将所述检测版图置于所述掩膜版上，对所述缺陷点位置进行检测。在本专利技术为了克服现有技术中查找缺陷点耗费时间长，效率低下的问题，本专利技术所述方法能够更加准确、快速的查找到故障点。【专利说明】
本专利技术涉及半导体领域，具体地，本专利技术涉及。
技术介绍
集成电路制造技术是一个复杂的工艺，技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸，即关键尺寸(critical dimens1n,⑶),随着半导体技术的不断发展器件的关键尺寸越来越小，正是由于关键尺寸的减小才使得每个芯片上设置百万个器件成为可能。 光刻技术是集成电路制造工艺发展的驱动力，也是最为复杂的技术之一。相对与其它单个制造技术来说，光刻技术的提高对集成电路的发展具有重要意义。在光刻工艺开始之前，首先需要将图案通过特定设备复制到掩膜版上，然后通过光刻设备产生特定波长的光将掩膜版上的图案结构复制到生产芯片的硅片上。但是由于半导体器件尺寸的缩小，在将图案转移到硅片的过程中会发生失真现象，如果不消除这种失真现象会导致整个制造技术的失败。因此，为了解决所述问题可以对所述掩膜版进行光学临近修正(OpticalProximity Correct1n, 0PC),所述OPC方法即为对所述光刻掩膜版进行光刻前预处理,进行预先修改，使得修改补偿的量正好能够补偿曝光系统造成的光学邻近效应。 随着半导体器件尺寸的不断缩小，所述器件的逻辑区故障排除(Logic areadebug)变得更加困难，因为故障区域或者具有缺陷的地方很难找到，目前逻辑区故障排除(Logic area debug)流程如图1所示，首先将所述设计后的版图输入,执行OPC程序,查找关键层(critical layer)的缺陷点(weak point),包括有源区(AA)、接触孔(CT)、通孔(VIA)等，然后对所述掩膜版进行修正，以得到最佳的蚀刻条件，在该过程中需要版图设计者的帮助才能完成，需要在人工的帮助下在蚀刻窗口中查找到缺陷点(weak point)，这样一来不仅大量的浪费了人力，而且由于需要版图设计者的帮助，需要耗费的大量的时间，生产效率降低，成本提高。 因此，随着半导体尺寸的不断缩小，在完成版图设计之后如何更加有效地查找到设计版图中的缺陷点成为关键，需要对现有方法进行改进，提高生产效率。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。 本专利技术提供了，所述方法包括以下步骤: 制备半导体器件版图； 选用光学临近修正(OPC)方法对所述半导体器件版图复制得到掩膜版，并进行修正； 对所述掩膜版进行模拟并预测掩膜版中缺陷点的位置； 根据所述模拟的结果制备检测版图，并将所述检测版图置于所述掩膜版上，对所述缺陷点位置进行检测。 作为优选，所述模拟方法为光尺检测方法。 作为优选，所述模拟方法为: 通过改变模拟过程中的能量和聚焦对掩膜版中的每个图形中形成4个虚拟点，所述虚拟的点位于图形的四个角落，通过所述虚拟点确定所述图形的形状，实现图形的模拟。 作为优选，所述缺陷点检测包括金属颈的检测、金属桥连的检测、孔的缺失的检测、金属通孔覆盖区域的检测。 作为优选，所述孔的缺失包括接触孔和通孔的缺失。 作为优选，所述金属通孔覆盖区域包括接触孔的覆盖区域。 作为优选，所述金属颈的检测包括以下步骤: 将所述版图中的重复单元排列成矩阵； 选用检测结构将若干重复单元中的金属颈相连接，形成蛇形弯曲； 检测所述蛇形弯曲中的电阻，查找缺陷点。 作为优选，所述金属桥连的检测包括以下步骤: 将所述版图中的重复单元排列成矩阵； 选用梳状检测结构将若干重复单元中的金属桥连相连接，形成梳状对梳状的结构； 检测所述蛇形弯曲中的电流或者击穿电压，查找缺陷点。 作为优选，所述孔的缺失的检测包括以下步骤: 将所述版图中的重复单元排列成矩阵； 选用开尔文的检测结构将若干重复单元中的孔的缺失相连接； 测量电阻，根据电阻进而查找缺陷点。 作为优选，所述金属通孔覆盖区域的检测包括以下步骤: 将所述版图中的重复单元排列成矩阵； 选用开尔文的检测结构将若干重复单元中的金属通孔覆盖区域相连接； 测量电阻，根据电阻进而查找缺陷点。 作为优选，选用晶圆可接受测试方法对所述缺陷点位置进行检测。 作为优选，通过晶圆可接受测试方法得到的电学参数和电路探测中的数据进行关联，进一步确定缺陷点位置。 在本专利技术为了克服现有技术中查找缺陷点耗费时间长，效率低下的问题，首先获得半导体器件版图，然后选用OPC方法对所述版图复制得到掩膜版，并进行修正，然后进行模拟，得到模拟掩膜版并且预测模拟掩膜版中缺陷点的位置，根据所述模拟掩膜版制备检测版图，并将所述测试版图置于所述掩膜版上，对所述缺陷点位置进行检测，通过对所述缺陷点位置的电学性能参数进行分析、对比，更加准确、快速的查找到故障点。 【专利附图】【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中， 图1为现有技术中半导体器件的版图检测方法流程示意图； 图2为本专利技术一实施例中半导体器件的版图检测方法流程示意图； 图3为本专利技术一实施例中半导体器件的版图的金属颈的检测示意图； 图4本专利技术一实施例中半导体器件的版图的金属桥连的检测示意图； 图5本专利技术一实施例中半导体器件的版图的孔缺失的检测示意图； 图6本专利技术一实施例中半导体器件的版图的金属通孔覆盖区域的检测示意图。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。 应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本专利技术的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。 现在，将参照附图更详细地描述根据本专利技术的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本专利技术的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，使用相同的附图标记表示相同的元件，因而将省略本文档来自技高网...

【技术保护点】
一种半导体器件的检测方法，所述方法包括以下步骤：制备半导体器件版图；选用光学临近修正方法对所述半导体器件版图复制得到掩膜版，并进行修正；对所述掩膜版进行模拟并预测掩膜版中缺陷点的位置；根据所述模拟的结果制备检测版图，并将所述检测版图置于所述掩膜版上，对所述缺陷点位置进行检测。

【技术特征摘要】

【专利技术属性】
技术研发人员：倪百兵，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31