一种模组电磁屏蔽封装结构及电子产品制造技术

本实用新型专利技术公开了一种模组电磁屏蔽封装结构及电子产品。该模组电磁屏蔽封装结构包括：基板；安装在基板的上表面的敏感组件和干扰组件；设置在基板的上表面的接地凸块，其位于敏感组件和干扰组件之间；多根屏蔽线弧，位于敏感组件和干扰组件之间，并且每根屏蔽线弧均以打线方式形成在对应的接地凸块上；塑封体，包覆敏感组件、干扰组件、屏蔽线弧和接地凸块；外部屏蔽层，位于塑封体外部；屏蔽线弧与对应的接地凸块的高度之和贯穿塑封体，并且屏蔽线弧与外部屏蔽层电连接，形成分区屏蔽结构。本实用新型专利技术降低了屏蔽线弧高度，避免线弧不稳的问题，提高了屏蔽效果。提高了屏蔽效果。提高了屏蔽效果。

【技术实现步骤摘要】
一种模组电磁屏蔽封装结构及电子产品


[0001]本技术涉及一种模组电磁屏蔽封装结构，同时也涉及包括该模组电磁屏蔽封装结构的电子产品，属于芯片封装


技术介绍

[0002]随着SIP(系统级封装)技术的发展和设备小型化的需求，射频前端模组中各组件之间的距离越来越小，导致组件之间的相互干扰问题日益严重。为了降低封装模组中各组件/子系统之间的相互干扰，模组制造过程中通常会采用分区屏蔽的方式实现对敏感组件/子系统的电磁屏蔽。
[0003]在专利号为ZL 202110202607.8的中国专利技术专利中，公开了一种电磁屏蔽封装结构和电磁屏蔽封装方法。其中，在敏感组件周围接地焊盘上打屏蔽线弧，并将其与共形屏蔽层连接的方式进行分区屏蔽，从而有效改善模组中组件间的相互干扰。但是，该种屏蔽方式所用的线弧高度较高，导致打线作业难度较大，线弧稳定性差，同时屏蔽线弧通常为分立的间隔线弧，屏蔽效果较差。

技术实现思路

[0004]本技术所要解决的首要技术问题在于提供一种模组电磁屏蔽封装结构。
[0005]本技术所要解决的又一技术问题在于提供一种采用上述模组电磁屏蔽封装结构的电子产品。
[0006]为了实现上述目的，本技术采用以下的技术方案：
[0007]根据本技术实施例的第一方面，提供一种模组电磁屏蔽封装结构，包括：
[0008]基板；
[0009]安装在所述基板的上表面的敏感组件和干扰组件；
[0010]设置在所述基板的上表面的接地凸块，其位于所述敏感组件和所述干扰组件之间；
[0011]多根屏蔽线弧，位于所述敏感组件和所述干扰组件之间，并且每根屏蔽线弧均以打线方式形成在对应的接地凸块上；
[0012]塑封体，包覆所述敏感组件、所述干扰组件、所述屏蔽线弧和所述接地凸块；
[0013]外部屏蔽层，所述外部屏蔽层位于所述塑封体外部；
[0014]所述屏蔽线弧与对应的接地凸块的高度之和贯穿所述塑封体，并且所述屏蔽线弧与所述外部屏蔽层电连接，形成分区屏蔽结构。
[0015]其中较优地，所述接地凸块通过位于所述基板中的通孔，连接到位于所述基板下表面的接地焊盘以使得所述屏蔽线弧接地。
[0016]其中较优地，所述接地凸块分布在所述敏感组件和所述干扰组件之间，或分布在所述敏感组件四周。
[0017]其中较优地，同一根屏蔽线弧从一个单元的接地凸块，跨过切割线延伸到另一个
单元的接地凸块；并且在切单后，在每个单元的边缘形成由多根被截断的屏蔽线弧形成的屏蔽墙。
[0018]其中较优地，所述模组电磁屏蔽封装结构还包括强干扰组件，在所述强干扰组件与所述敏感组件之间设置有至少两列接地凸块、通孔、接地焊盘以及屏蔽线弧，形成平行的两列屏蔽墙。
[0019]其中较优地，所述屏蔽线弧为分立线弧或连续线弧中一种，所述分立线弧是指每条屏蔽线弧的第一焊点和第二焊点分布在不同的所述接地凸块上；所述连续线弧是指第二条屏蔽线弧的第一焊点打在第一条屏蔽线弧的第二焊点的鱼尾上，使得各接地凸块之间的焊线形成一条连续的屏蔽线弧。
[0020]其中较优地，所述屏蔽线弧共用同一个接地凸块。
[0021]其中较优地，所述外部屏蔽层包括三层结构，从里到外依次为不锈钢层、铜层、不锈钢层。
[0022]根据本技术实施例的第二方面，提供一种电子产品，其中包括上述的模组电磁屏蔽封装结构。
[0023]与现有技术相比较，本技术具有以下的技术效果：通过在基板的接地凸块上进行屏蔽线弧打线，降低了屏蔽线弧高度，避免了屏蔽线弧高度较高导致的塑封时线弧不稳的问题。同时，接地凸块的存在也能够提高屏蔽效果。而且，通过设置多列屏蔽线弧，进一步提高屏蔽效果。利用本技术，可以有效地实现模组中各敏感组件及干扰组件之间的电磁屏蔽。
附图说明
[0024]图1～图7为本技术第一实施例中，模组电磁屏蔽封装结构的制作方法流程图；
[0025]图8为图3所示结构的俯视示意图；
[0026]图9为图5所示结构中省略塑封体的俯视示意图；
[0027]图10～图16为本技术第二实施例中，模组电磁屏蔽封装结构的制作方法流程图；
[0028]图17为图12所示结构的俯视示意图；
[0029]图18为图14所示结构中省略塑封体的俯视示意图；
[0030]图19～图25为本技术第三实施例中，模组电磁屏蔽封装结构的制作方法流程图；
[0031]图26为图21所示结构的俯视示意图；
[0032]图27～图33为本技术第四实施例中，模组电磁屏蔽封装结构的制作方法流程图；
[0033]图34为图29所示结构的俯视示意图；
[0034]图35为图31所示结构中省略塑封体的俯视示意图。
具体实施方式
[0035]下面结合附图和具体实施例对本技术的
技术实现思路
进行详细具体的说明。
[0036]<第一实施例>
[0037]如图7所示，在本技术的第一实施例中，该模组电磁屏蔽封装结构包括基板10、芯片或器件20、屏蔽线弧30、塑封体40以及外部屏蔽层50。
[0038]如图1和图7所示，基板10包括基材11及功能电路11A。基材11为陶瓷、PP、环氧树脂等介电材料，优选为多层设置。功能电路11A分布于多层基材11，其中的电路布局根据具体应用场景而有所不同，故在此不赘述。
[0039]基板10上表面分布有接地凸块12、下表面分布有接地焊盘14，以及通孔13。通孔13贯通基材11各层，并将接地凸块12和接地焊盘14导通。接地凸块12的高度与屏蔽线弧30的高度之和大于模组中最高器件的高度。由于接地凸块12的高度与屏蔽线弧30的高度之和，高于模组中所有器件的高度，这样就不会在背面减薄工艺中背磨到最高的器件，也就不会影响模组的性能。
[0040]功能电路11A、接地凸块12、通孔13和接地焊盘14为相同或不同的导电材料，可以是Cu、Al、Au、Ag、Sn等材料中的一种或多种，也可以是其合金。接地凸块12可以在基板的制程中形成，也可以将金属块通过SMT或其他方式粘贴到基板上形成。接地凸块12可以相互独立分布，也可以部分连接成一个条状，或全部连接为一个整条。接地凸块12应位于两个相互干扰的器件之间，可根据电路走线需求灵活设计。
[0041]如图2和图7所示，芯片或器件20设置在基板10上。在本实施例中以芯片为例进行说明。至少两个芯片间隔安装在基板10的表面，其可以是正装，也可以是倒装。芯片的贴装方式可参考现有的表面贴装技术，在此不赘述。
[0042]在本实施例中，芯片或器件20包括敏感组件21和干扰组件22。两者可以为芯片、被动元器件或Fi lter等射频前端组件中的一种或几种，数量可以为多个。敏感组件21和干扰组件22与基板10的电连接方式可以是WB(引线键合)、FC(倒装芯片)或SMT(表本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模组电磁屏蔽封装结构，其特征在于包括：基板；安装在所述基板的上表面的敏感组件和干扰组件；设置在所述基板的上表面的接地凸块，其位于所述敏感组件和所述干扰组件之间；多根屏蔽线弧，位于所述敏感组件和所述干扰组件之间，并且每根屏蔽线弧均以打线方式形成在对应的接地凸块上；塑封体，包覆所述敏感组件、所述干扰组件、所述屏蔽线弧和所述接地凸块；外部屏蔽层，所述外部屏蔽层位于所述塑封体外部；所述屏蔽线弧与对应的接地凸块的高度之和贯穿所述塑封体，并且所述屏蔽线弧与所述外部屏蔽层电连接，形成分区屏蔽结构。2.如权利要求1所述的模组电磁屏蔽封装结构，其特征在于：所述接地凸块通过位于所述基板中的通孔，连接到位于所述基板下表面的接地焊盘以使得所述屏蔽线弧接地。3.如权利要求2所述的模组电磁屏蔽封装结构，其特征在于：所述接地凸块分布在所述敏感组件和所述干扰组件之间，或分布在所述敏感组件四周。4.如权利要求3所述的模组电磁屏蔽封装结构，其特征在于：同一根屏蔽线弧从一个单元的接地凸块，跨过切割线延伸...

【专利技术属性】
技术研发人员：张鑫垚，徐衔，张磊，蒋品方，张华，
申请(专利权)人：北京唯捷创芯精测科技有限责任公司，
类型：新型
国别省市：