一种半导体器件及其制备方法技术

本发明专利技术涉及一种半导体器件及其制备方法，属于半导体技术领域，用于解决半导体器件内部寄生电容的问题，所述半导体器件包括：器件功能区、两个以上的电极结构、两个以上的电极焊盘和屏蔽层，其中，所述两个以上的电极结构分别形成在所述器件功能区内部；所述两个以上的电极焊盘分别置于所述器件功能区表面，每个电极结构通过器件功能区中的互联结构与至少一个电极焊盘电连接形成一个电极；所述屏蔽层包括形成在不同电极之间的一个或多个屏蔽子层。本发明专利技术提供的半导体器件能够调整器件内部的寄生电容，达到与其配合电路的寄生电容相匹配的目的。的目的。的目的。

【技术实现步骤摘要】
一种半导体器件及其制备方法


[0001]本专利技术涉及半导体
，特别地涉及一种半导体器件及其制备方法。

技术介绍

[0002]半导体氮化镓（GaN）具有禁带宽度大、临界击穿电场高、热导率大、电子饱和漂移速度高和化学稳定性好等诸多特点，因而越来越多的、用于满足各种功率需求的GaN基功率器件应运而生。例如GaN基HEMT(High Electron Mobility Transistors，高电子迁移率晶体管) 以更快的开关速度和更低的导通电阻与开关损耗的优势在微波大功率和高温应用方面的应用越来越普遍。然而，由于GaN基功率器件在高速开关过程中对寄生参数非常敏感，高的开关速度常伴随更高的dv/di、di/dt，会导致系统更容易被寄生参数影响，增加器件的额外损耗甚至损坏器件。其中重要的一类寄生参数为寄生电容，例如GaN基HEMT内部存在三个主要寄生电容：栅源电容Cgs、栅漏电容Cgd、漏源电容Cds，当这些寄生电容不匹配时会产生额外的开关损耗，因而现有技术中为了解决该问题，通常采用外加补偿电容的方法降低寄生电容对器件或系统性能的影响。然而采用额外补偿电容的解决方案增加了器件的封装工艺难度、成本和器件失效风险。

技术实现思路

[0003]针对现有技术中存在的技术问题，本专利技术提出了一种半导体器件及其制备方法，用以调整器件内部的寄生电容。
[0004]为了解决上述技术问题，根据本专利技术的一个方面，本专利技术提出了一种半导体器件，包括器件功能区、两个以上的电极结构、两个以上的电极焊盘和屏蔽层，其中，所述一个以上的电极结构分别形成在所述器件功能区内部；所述一个以上的电极焊盘分别形成在所述器件功能区表面，每个电极结构通过器件功能区中的互联结构与至少一个电极焊盘电连接形成一个电极；所述屏蔽层包括形成在不同电极之间的一个或多个屏蔽子层。
[0005]可选地，一个电极的电极焊盘位于另一个电极的电极结构上方，至少一个或多个屏蔽子层位于所述电极焊盘和所述电极结构之间的垂直交叠区域。
[0006]可选地，位于所述电极焊盘和所述电极结构之间垂直交叠区域的所述多个屏蔽子层位于同一平面或上下错开位于不同平面。
[0007]可选地，不同电极的电极结构之间的水平交叠区域包括一个或多个屏蔽子层；或者，不同电极的电极焊盘之间的水平交叠区域包括一个或多个屏蔽子层。
[0008]可选地，位于不同电极结构之间水平交叠区域的多个屏蔽子层位于同一垂直面或左右错开位于不同垂直面。
[0009]可选地，所述多个屏蔽子层中的一个或多个通过第一互联金属与一个或多个电极的电极结构和/或电极焊盘电连接，用以调节不同电极之间的寄生电容。
[0010]可选地，所述一个或多个屏蔽子层形成一个或多个屏蔽桥。
[0011]可选地，所述屏蔽桥为凸字形结构或凹字形结构。
[0012]可选地，凸字形结构的所述屏蔽桥包括水平间隔的两个第一屏蔽子层及位于两个第一屏蔽子层上方、覆盖所述水平间隔区域的第二屏蔽子层；或者，凸字形结构的所述屏蔽桥由覆盖在介质凸台阶的屏蔽子层构成。
[0013]可选地，凹字形结构的所述屏蔽桥包括介质槽及覆盖所述介质槽的屏蔽子层；或者凹字形结构的所述屏蔽桥为屏蔽子层上形成的凹槽。
[0014]可选地，器件功能区中的互联结构包括层间过孔，其中环绕所述层间过孔内表面周围的介质区域包裹有屏蔽子层。
[0015]可选地，不同电极的电极结构的层间过孔相互错开。
[0016]可选地，器件功能区中的互联结构包括第二互联金属，在一个电极的第二互联金属与另一电极的电极结构之间包括一个或多个屏蔽子层；和/或，在一电极的第二互联金属与另一电极的电极焊盘之间包括一个或多个屏蔽子层；和/或，在一个电极的第二互联金属与另一电极的第二互联金属之间包括一个或多个屏蔽子层。
[0017]可选地，所述器件功能区为GaN功率器件功能区，所述电极为HEMT栅极、HEMT源极和HEMT漏极。
[0018]可选地，所述器件功能区为MOS晶体管功能区，所述的电极为MOS栅极、MOS源极和MOS漏极。
[0019]可选地，所述器件功能区为二极管功能区，所述的电极为阳极和阴极。
[0020]为了解决上述技术问题，根据本专利技术的另一个方面，本专利技术提出了一种半导体器件的制备方法，其中包括以下步骤：提供器件功能区；在所述器件功能区中提供两个以上的电极结构；在器件功能区表面提供两个以上的电极焊盘，每个电极结构通过互联结构与至少一个电极焊盘电连接形成一个电极；以及在不同电极之间提供一个或多个屏蔽子层。
[0021]本专利技术通过在不同的电极之间增加屏蔽层能够调整不同电极之间的寄生电容，进而达到与其配合电路的寄生电容相匹配的目的，从而提高了器件或电路的性能。
附图说明
[0022]下面，将结合附图对本专利技术的优选实施方式进行进一步详细的说明，其中：图1是根据本专利技术实施例一的半导体器件制备方法流程图；图2是根据本专利技术实施例一的半导体器件结构的纵向截面示意图；图3是图2所示结构中第一漏极焊盘131与内部的第一源极结构123之间的寄生电容原理图；图4是的根据本专利技术实施例二的半导体器件结构的纵向截面示意图；图5是根据本专利技术实施例三的半导体器件结构的纵向截面示意图；图6是根据本专利技术实施例四的半导体器件结构的纵向截面示意图；图7是根据本专利技术实施例五的半导体器件结构的纵向截面示意图；图8是根据本专利技术实施例六的半导体器件结构的纵向截面示意图；图9是根据本专利技术实施例七的半导体器件结构的纵向截面示意图；
图10是图9中第一层间过孔16处的横向截面示意图；图11是根据本专利技术实施例八的半导体器件结构的纵向截面示意图；图12是根据本专利技术实施例九的半导体器件结构的纵向截面示意图；图13是根据本专利技术实施例十的半导体器件层间过孔处的横向截面示意图；图14是根据本专利技术实施例十一的半导体器件的纵向截面示意图；以及图15是根据本专利技术实施例十二的半导体器件的纵向截面示意图。
具体实施方式
[0023]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0024]在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
[0025]本专利技术提供了一种半导体器件，其包括器件功能区、位于器件功能区中的一个以上（即两个或多于两个）的电极结构和屏蔽层以及位于器件功能区表面的电极焊盘。根据器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：器件功能区；两个以上的电极结构，其分别形成在所述器件功能区内部；两个以上的电极焊盘，其分别形成在所述器件功能区表面，每个电极结构通过器件功能区中的互联结构与至少一个电极焊盘电连接形成一个电极；以及屏蔽层，其包括形成在不同电极之间的一个或多个屏蔽子层。2.根据权利要求1所述的半导体器件，其特征在于，一个电极的电极焊盘位于另一个电极的电极结构上方，一个或多个屏蔽子层位于所述电极焊盘和所述电极结构之间的垂直交叠区域。3.根据权利要求2所述的半导体器件，其特征在于，位于所述电极焊盘和所述电极结构之间垂直交叠区域的多个屏蔽子层位于同一平面或上下错开位于不同平面。4.根据权利要求1或2或3所述的半导体器件，其特征在于，不同电极的电极结构之间的水平交叠区域包括一个或多个屏蔽子层；或者，不同电极的电极焊盘之间的水平交叠区域包括一个或多个屏蔽子层。5.根据权利要求4所述的半导体器件，其特征在于，位于不同电极的电极结构之间水平交叠区域的所述多个屏蔽子层位于同一垂直面或左右错开位于不同垂直面。6.根据权利要求1所述的半导体器件，其特征在于，所述多个屏蔽子层中的一个或多个通过第一互联金属与一个或多个电极的电极结构和/或电极焊盘电连接，用以调节不同电极之间的寄生电容。7.根据权利要求1所述的半导体器件，其特征在于，所述一个或多个屏蔽子层形成一个或多个屏蔽桥。8.根据权利要求7所述的半导体器件，其特征在于，所述屏蔽桥为凸字形结构或凹字形结构。9.根据权利要求8所述的半导体器件，其特征在于，凸字形结构的所述屏蔽桥包括水平间隔的两个第一屏蔽子层及位于两个第一屏蔽子层上方、覆盖水平间隔区域的第二屏蔽子层；或者...

【专利技术属性】
技术研发人员：刘杉，韦玥，刘庆波，黎子兰，
申请(专利权)人：徐州致能半导体有限公司，
类型：发明
国别省市：