具内置EMI屏蔽的封装结构制造技术

本公开涉及具有集成的电磁干扰(“EMI”)屏蔽件的薄形状因子半导体封装和用于其形成的方法。本文描述的封装可用于形成高密度半导体器件。在某些实施例中，硅基板经激光剥蚀以包括一个或多个空腔和围绕空腔的多个通孔。一个或多个半导体管芯可放置在空腔内并且此后在其上形成绝缘层之后嵌入基板中。多个导电互连形成在通孔内并且可具有再分布到管芯嵌入的基板组件的期望表面的接触点。此后，将EMI屏蔽件镀覆到管芯嵌入的基板组件的表面上并且通过一个或多个导电互连中的至少一者连接到接地。管芯嵌入的基板组件可随后切单和/或与另一半导体器件集成。一半导体器件集成。一半导体器件集成。

【技术实现步骤摘要】
【国外来华专利技术】具内置EMI屏蔽的封装结构
背景领域
[0001]本文描述的实施例总体涉及半导体器件制造领域，并且更具体地，涉及形成半导体器件封装的结构和方法。

技术介绍

[0002]半导体器件技术发展的持续趋势已导致半导体部件具有减小的大小和增加的电路密度。根据对在改进性能能力的同时持续缩放半导体器件的需求，将这些部件和电路集成到复杂的3D半导体封装中，所述3D半导体封装促进器件占地面积的显著减小并且实现在部件之间的更短且更快的连接。此类封装可集成例如半导体芯片和多个其他电子部件，以用于安装到电子器件的电路板上。
[0003]为了确保电子器件(诸如例如，移动电话)以期望的性能水平适当地操作，半导体封装通常经屏蔽隔开电磁干扰(“EMI”)。EMI是归因于电磁辐射和电磁传导而导致的电气系统中的不想要的效应。半导体封装可发射EMI，所述EMI可以干扰其他附近的半导体封装(例如，集成在电路板上的其他封装)的操作。因此，半导体封装可包含EMI屏蔽件，以帮助减少从其发射的EMI并且阻挡从其他源接收的EMI。
[0004]然而，用于在封装上形成EMI屏蔽件的当前方法是复杂且昂贵的。由此，在本领域中需要半导体封装结构的有效EMI屏蔽，而不显著增加封装大小和工艺复杂性，并且不增加相关联的封装制造成本。

技术实现思路

[0005]本公开总体涉及半导体器件制造领域，并且更具体地涉及形成具有集成的EMI屏蔽件的半导体器件封装以用于先进的3D封装应用的结构和方法。
[0006]在某些实施例中，提供了一种半导体封装。半导体封装包括：框架，所述框架具有与第二表面相对的第一表面；至少一个空腔，其中设置有半导体管芯；第一多个通孔，所述第一多个通孔设置在至少一个空腔周围；以及第二多个通孔，所述第二多个通孔设置在第一多个通孔周围。第一多个通孔中的每一者具有限定第一开口的第一通孔表面，所述第一开口穿过框架从第一表面延伸到第二表面，并且第二多个通孔中的每一者具有限定第二开口的第二通孔表面，所述第二开口穿过框架从第一表面延伸到第二表面。半导体封装进一步包括：绝缘层，所述绝缘层接触半导体管芯的每个侧面的至少一部分并且设置在框架的第一表面和第二表面之上并且在第一多个通孔和第二多个通孔中的每一者内；第一多个电气互连，所述第一多个电气互连用于设置在第一多个通孔内的信号传输；以及第二多个电气互连，所述第二多个电气互连用于设置在第二多个通孔内的电磁干扰(EMI)屏蔽。EMI屏蔽层设置在框架的第一表面或第二表面中的至少一者之上并且进一步耦接到第二多个电气互连。
[0007]在某些实施例中，提供了一种半导体封装。半导体封装包括：框架，所述框架具有
与第二表面相对的第一表面；至少一个空腔，其中设置有半导体管芯；第一通孔，所述第一通孔包含限定第一开口的第一通孔表面，所述第一开口穿过框架从第一表面延伸到第二表面；以及第二通孔，所述第二通孔包含限定第二开口的第二通孔表面，所述第二开口穿过框架从第一表面延伸到第二表面。半导体封装进一步包括：绝缘层，所述绝缘层设置在框架的第一表面和第二表面之上并且在第一通孔和第二通孔中的每一者内；第一电气互连，所述第一电气互连用于设置在第一通孔内的信号传输；以及第二电气互连，所述第二电气互连用于设置在第二通孔内的电磁干扰(EMI)屏蔽。EMI屏蔽层设置在框架的第一表面或第二表面中的至少一者之上并且进一步耦接到第二电气互连。
[0008]在某些实施例中，提供了一种半导体封装。半导体封装包括：框架，所述框架具有与第二表面相对的第一表面；至少一个空腔，其中设置有半导体管芯；以及通孔，所述通孔包括限定开口的通孔表面，所述开口穿过框架从第一表面延伸到第二表面。半导体封装进一步包括：绝缘层，所述绝缘层设置在框架的第一表面和第二表面之上并且在至少一个空腔和通孔中的每一者内；以及电气互连，所述电气互连用于设置在通孔内并且从第一表面延伸到第二表面的电磁干扰(EMI)屏蔽。电气互连由通孔内的绝缘层圆周地围绕。EMI屏蔽层设置在框架的第一表面或第二表面中的至少一者之上并且耦接到电气互连。
附图说明
[0009]为了能够详细理解本公开的上述特征所用方式，可参考实施例进行对上文简要概述的本公开的更具体描述，所述实施例中的一些实施例在附图中示出。然而，将注意，附图仅示出本公开的典型实施例，并且由此不被认为限制本公开范围，因为本公开可允许其他等同有效的实施例。
[0010]图1示出了根据本文描述的实施例的用于形成具有集成的EMI屏蔽件的封装的工艺的流程图。
[0011]图2示出了根据本文描述的实施例的在形成具有集成的EMI屏蔽件的封装期间的基板结构化工艺的流程图。
[0012]图3A至图3D示意性地示出了在图2中描绘的基板结构化工艺的不同阶段处的基板的横截面图。
[0013]图4A至图4C示出了根据本文描述的实施例的利用图2和图3A至图3D中描绘的工艺结构化的基板的示意性俯视图。
[0014]图5示出了根据本文描述的实施例的用于形成具有贯穿组件通孔和接触孔的中间管芯嵌入的基板组件的工艺的流程图。
[0015]图6A至图6K示意性地示出了在图5中描绘的工艺的不同阶段处的中间管芯嵌入的基板组件的横截面图。
[0016]图7示出了根据本文描述的实施例的用于在中间管芯嵌入的基板组件中形成互连的工艺的流程图。
[0017]图8A至图8K示意性地示出了在图7中描绘的互连形成工艺的不同阶段处的中间管芯嵌入的基板组件的横截面图。
[0018]图9示出了根据本文描述的实施例的用于在中间管芯嵌入的基板组件上形成再分布层的工艺的流程图。
[0019]图10A至图10K示意性地示出了如图9中描绘的在形成再分布层的不同阶段处的中间管芯嵌入的基板组件的横截面图。
[0020]图11A至图11B示意性地示出了根据本文描述的实施例的用于与EMI屏蔽层集成的堆叠3D结构。
[0021]图12示出了根据本文描述的实施例的用于在封装面板上形成EMI屏蔽层随后进行切单的工艺的流程图。
[0022]图13A至图13F示意性地示出了如图12中描绘的在形成EMI屏蔽层随后进行切单的不同阶段处的封装面板的横截面图。
[0023]图14A至图14B示意性地示出了根据本文描述的实施例的具有集成的EMI屏蔽层的堆叠3D结构。
[0024]为了便于理解，相同附图标记在可能的情况下已经用于标识图中共有的相同元件。可以预期，一个实施例的元件和特征可有利地并入其他实施例中，而无需进一步叙述。
具体实施方式
[0025]本公开涉及具有集成的电磁干扰(“EMI”)屏蔽的薄形状因子半导体封装和用于其形成的方法。归因于先进封装结构的减小的大小和增加的密度，除了邻近拥挤电路板上的其他部件集成这些封装结构之外，所封装器件的非预期且不想要的操作中断可归因于由其他围绕器件(例如，在所封装器件的外部)导致的EMI而发生。由此，在封装结构上形成EMI屏蔽件可以减少或消除由其他器件导致的EMI并且改进总电子器本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体封装，包含：框架，所述框架具有与第二表面相对的第一表面，所述框架进一步包含：至少一个空腔，其中设置有半导体管芯；第一多个通孔，所述第一多个通孔设置在所述至少一个空腔周围，所述第一多个通孔中的每一者包含限定第一开口的第一通孔表面，所述第一开口穿过所述框架从所述第一表面延伸到所述第二表面；以及第二多个通孔，所述第二多个通孔设置在所述第一多个通孔周围，所述第二多个通孔中的每一者包含限定第二开口的第二通孔表面，所述第二开口穿过所述框架从所述第一表面延伸到所述第二表面；绝缘层，所述绝缘层设置在所述框架的所述第一表面和所述第二表面之上并且在所述第一多个通孔和所述第二多个通孔中的每一者内，所述绝缘层接触所述半导体管芯的每个侧面的至少一部分；第一多个电气互连，所述第一多个电气互连用于设置在所述第一多个通孔内的信号传输；第二多个电气互连，所述第二多个电气互连用于设置在所述第二多个通孔内的电磁干扰(EMI)屏蔽；以及EMI屏蔽层，所述EMI屏蔽层设置在所述框架的所述第一表面或所述第二表面中的至少一者之上并且耦接到所述第二多个电气互连。2.如权利要求1所述的半导体封装，其中所述EMI屏蔽层包含用金或钯的薄层覆盖的无电镍镀层。3.如权利要求1所述的半导体封装，其中所述EMI屏蔽层通过所述第二多个电气互连耦接到接地。4.如权利要求1所述的半导体封装，进一步包含设置在所述绝缘层与所述EMI屏蔽层之间的铜层。5.如权利要求4所述的半导体封装，其中所述铜层包含无电铜种晶层和电解铜镀层。6.如权利要求1所述的半导体封装，其中所述第二多个通孔布置在所述至少一个空腔的周边和所述第一多个通孔周围的两个或更多个交错排列的行中。7.如权利要求6所述的半导体封装，其中所述第二多个通孔中的每一者的直径是在约5μm与约100μm之间。8.如权利要求7所述的半导体封装，其中在所述第二多个通孔中的每一者之间的节距是在约10μm与约15μm之间或在约100μm与约120μm之间。9.一种半导体封装，包含：框架，所述框架具有与第二表面相对的第一表面，所述框架进一步包含：至少一个空腔，其中设置有半导体管芯；第一通孔，所述第一通孔包含限定第一开口的第一通孔表面，所述第一开口穿过所述框架从所述第一表面延伸到所述第二表面；以及第二通孔，所述第二通孔包含限定第二开口的第二通孔表面，所述第二开口穿过所述框架从所述第一表面延伸到...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：