一种抗辐射功率半导体器件制造技术

本实用新型专利技术提供一种抗辐射功率半导体器件，涉及半导体功率器件领域，包括第一掺杂类型衬底和设置于第一掺杂类型衬底上方的第一掺杂类型外延层，所述第一掺杂类型外延层和第一掺杂类型衬底间设置有第一掺杂类型衬底缓冲层，所述第一掺杂类型外延层上形成沟槽，所述沟槽内部淀积形成栅氧化层介质。所述沟槽的上部空间设置有控制栅，所述沟槽的下部空间设置有屏蔽栅。所述第一掺杂类型外延层表面设置有第二掺杂类型阱区、第二掺杂类型接触区和第一掺杂类型源区。本实用新型专利技术结构在不增加功率半导体器件工艺难度的前提下，提高功率半导体器件抗单粒子辐射效应能力。器件抗单粒子辐射效应能力。器件抗单粒子辐射效应能力。

【技术实现步骤摘要】
一种抗辐射功率半导体器件


[0001]本技术涉及半导体功率器件领域，尤其涉及一种抗辐射功率半导体器件。

技术介绍

[0002]作为功率半导体器件的核心组成部分，功率MOSFET(Metal OxideSemiconductorFieldEffectTransistor)器件以其导通电阻小、开关反应速度快以及输入阻抗高等无可比拟的优势，成为航天器电源系统的的关键组成部分。对于在极端环境中工作的功率MOSFET器件，应用者最关注的是器件抗辐射效应，特别是可引起器件发生毁灭性失效的单粒子效应。单粒子效应指电子器件内部敏感区由于单个高能粒子入射引起电荷沉积造成的效应。
[0003]为解决单粒子效应对功率半导体器件性能和工作寿命的影响，可采用屏蔽技术、复合技术和增强技术等技术手段提高功率半导体器件的抗单粒子辐射能力，常见方法包括深P+注入、埋氧化层等加固方案来抑制器件的寄生参数。但上述加固方法通常存在工艺复杂度高、加固效果不理想，器件基础电学性能牺牲大等问题。

技术实现思路

[0004]本技术提供一种抗辐射功率半导体器件，解决了未加固功率半导体器件无法抗辐射的问题。
[0005]为达到以上目的，本技术采取的技术方案是：
[0006]一种抗辐射功率半导体器件，包括第一掺杂类型衬底和设置于第一掺杂类型衬底上方的第一掺杂类型外延层，所述第一掺杂类型外延层和第一掺杂类型衬底间设置有第一掺杂类型衬底缓冲层，所述第一掺杂类型外延层上形成沟槽，所述沟槽内部淀积形成栅氧化层介质。
[0007]进一步地，所述第一掺杂类型衬底缓冲层采用杂质扩散工艺制造。
[0008]进一步地，所述沟槽的上部空间设置有控制栅，所述沟槽的下部空间设置有屏蔽栅。
[0009]进一步地，所述第一掺杂类型外延层表面设置有第二掺杂类型阱区、第二掺杂类型接触区和第一掺杂类型源区。
[0010]进一步地，所述第二掺杂类型阱区的杂质浓度小于第二掺杂类型接触区的杂质浓度。
[0011]进一步地，所述第一掺杂类型源区的杂质浓度等于第一掺杂类型衬底的杂质浓度。
[0012]进一步地，所述第二掺杂类型接触区上表面设置有源极金属，所述第一掺杂类型衬底的下表面上设置有漏极金属。
[0013]进一步地，所述第一掺杂类型衬底缓冲层的掺杂浓度低于第一掺杂类型衬底的掺杂浓度，高于第一掺杂类型外延层的掺杂浓度。
[0014]本技术的有益效果在于：
[0015]本技术中采用杂质扩散工艺，在高掺杂衬底与低掺杂外延层之间形成一缓冲层，而非采用外延生长或薄膜淀积工艺；在提高器件工作可靠性的同时，兼顾国内现有产线工艺，突破衬底缓冲层技术与质量受晶圆制造商技术的限制；
[0016]本技术所采用的衬底缓冲层结构，既可以提高单粒子辐射诱生的载流子复合速率，提高器件的抗单粒子辐射效应能力，又可兼容国内现有晶圆制造工艺。在不增加工艺复杂度的条件下，提高器件的工作可靠性；
[0017]本技术不仅可用于提高功率半导体器件抗单粒子效应能力，还可降低功率半导体器件栅电荷，提高功率半导体器件抗电磁辐射效应能力。
附图说明
[0018]为了更清楚的说明本技术的实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本技术剖面示意图。
[0020]图2为在重离子入射后，本技术的瞬时电流曲线与其他结构的瞬时电流曲线比较图。
[0021]附图标号说明：
[0022]1、第一掺杂类型衬底；2、第一掺杂类型衬底缓冲层；3、第一掺杂类型外延层；4、栅氧化层介质；5、控制栅；6、第二掺杂类型阱区；7、第二掺杂类型接触区；8、第一掺杂类型源区；9、源极金属；10、漏极金属；11、屏蔽栅。
具体实施方式
[0023]需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
[0024]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本技术及其应用或使用的任何限制。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0025]需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本技术的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0026]除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本技术的范围。同时，应当清楚，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授
权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
[0027]在本技术的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本技术保护范围的限制：方位词“内、外”是指相对于各部件本身的轮廓的内外。
[0028]为了便于描述，在这里可以使用空间相对术语，如“在
……
之上”、“在
……
上方”、“在
……
上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其位器件或构造之下”。因而，示例性术语“在<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗辐射功率半导体器件，其特征在于：包括第一掺杂类型衬底(1)和设置于第一掺杂类型衬底(1)上方的第一掺杂类型外延层(3)，所述第一掺杂类型外延层(3)和第一掺杂类型衬底(1)间设置有第一掺杂类型衬底缓冲层(2)，所述第一掺杂类型外延层(3)上形成沟槽，所述沟槽内部淀积形成栅氧化层介质(4)。2.根据权利要求1所述的抗辐射功率半导体器件，其特征在于：所述第一掺杂类型衬底缓冲层(2)采用杂质扩散工艺制造。3.根据权利要求1所述的抗辐射功率半导体器件，其特征在于：所述沟槽的上部空间设置有控制栅(5)，所述沟槽的下部空间设置有屏蔽栅(11)。4.根据权利要求1所述的抗辐射功率半导体器件，其特征在于：所述第一掺杂类型外延层(3)表面设置有第二掺杂类型阱区(6)、第二掺杂类型接触区(7)和第一掺杂类型源区(8)。5.根据权利要求4所述的抗辐射功率半导体器件，其特征在于：所述第二掺杂类型阱区(6)的杂质浓度小于第二掺杂类型接触...

【专利技术属性】
技术研发人员：王颖，包梦恬，曹菲，
申请(专利权)人：大连海事大学，
类型：新型
国别省市：