半导体元件及其制备方法技术

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件包括一基底，该基底具有一表面。该表面具有一第一部分以及一第二部分，该第二部分从该第一部分突伸。该半导体元件亦包括一介电层以及一栅极导电层，该介电层设置在该第二部分上，该第二栅极导电层设置在该介电层上。置在该介电层上。置在该介电层上。

【技术实现步骤摘要】
半导体元件及其制备方法


[0001]本申请案主张美国第17/541,845号及第17/543,914号专利申请案的优先权(即优先权日为“2021年12月3日”及“2021年12月7日”)，其内容以全文引用的方式并入本文中。
[0002]本公开关于一种半导体元件及该半导体元件的制备方法。特别是有关于一种具有一低栅极高度的半导体元件。

技术介绍

[0003]金属氧化物半导体场效晶体管(MOSFETs)通常使用在存储器元件中，包括动态随机存取存储器(DRAM)元件。一MOSFET的制作技术通常包含提供一栅极结构在一半导体基底上以界定一通道区；以及形成源极及漏极区在该通道区的相对两侧上。
[0004]当DRAM元件尺寸缩减时，寄生电容(例如外缘电容、栅极到栓塞电容、栓塞到栓塞电容)以及寄生电阻变得显著，因此降低元件效能。
[0005]此外，当缩减通道长度时，可能发生短通道效应(例如一冲穿现象(punch through phenomenon))。由于短通道效应，所以一DRAM元件可能会遇到关于栅极无法充分控制通道区的开启与关闭状态的问题，并且可能会出现电子特性的变异。
[0006]上文的“先前技术”说明仅提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0007]本公开的一实施例提供一种半导体元建。该半导体元件包括一基底，具有一表面。该表面具有一第一部分以及一第二部分，该第二部分从该第一部分突伸。该半导体元件亦包括一介电层，设置在该第二部分上；以及一栅极导电层，设置在该介电层上。
[0008]本公开的另一实施例提供一种半导体元件。该半导体元件包括一基底，具有一第一表面以及一第二表面，该第二表面从该基底的该第一表面突伸。该半导体元件亦包括一栅极氧化物层，设置在该基底的该第二表面上；以及一第一间隙子，设置在该基底的该第一表面上。该第一间隙子接触该基底与该栅极氧化物层。
[0009]本公开的再另一实施例提供一种半导体元件的制备方法。该方法包括设置一介电层在一基底上；设置一栅极导电层在该介电层上；以及形成该基底的一表面以与该介电层的一侧表面以及该栅极导电层的一侧表面大致呈共面。
[0010]借由形成一栅极结构(包括一栅极导电层以及一介电层)在一基底的一升高部分(elevated portion)上，则升起该栅极导电层，可缩减该栅极导电层的高度，同时该栅极结构的高度大致上维持不变。相较于一现有结构(例如该栅极结构并未升起且该栅极导电层的高度较大)，该栅极导电层的缩减高度可避免或降低不必要的寄生电容。此外，由于该基底具有一升起部分且并升起该栅极导电层，所以增加有效的通道长度并可减少短通道效应。
[0011]上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求书标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求书所界定的本公开的精神和范围。
附图说明
[0012]参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号指相同的元件。
[0013]图1A是剖视示意图，例示本公开一些实施例的半导体元件。
[0014]图1B是剖视示意图，例示本公开一些实施例的半导体元件。
[0015]图1C是剖视示意图，例示本公开一些实施例的半导体元件。
[0016]图2A是剖视示意图，例示本公开一些实施例的半导体元件的制备方法中的一或多个阶段。
[0017]图2B是剖视示意图，例示本公开一些实施例的半导体元件的制备方法中的一或多个阶段。
[0018]图2C是剖视示意图，例示本公开一些实施例的半导体元件的制备方法中的一或多个阶段。
[0019]图2D是剖视示意图，例示本公开一些实施例的半导体元件的制备方法中的一或多个阶段。
[0020]图2E是剖视示意图，例示本公开一些实施例的半导体元件的制备方法中的一或多个阶段。
[0021]图2F是剖视示意图，例示本公开一些实施例的半导体元件的制备方法中的一或多个阶段。
[0022]图2G是剖视示意图，例示本公开一些实施例的半导体元件的制备方法中的一或多个阶段。
[0023]图2H是剖视示意图，例示本公开一些实施例的半导体元件的制备方法中的一或多个阶段。
[0024]图2I是剖视示意图，例示本公开一些实施例的半导体元件的制备方法中的一或多个阶段。
[0025]图2J是剖视示意图，例示本公开一些实施例的半导体元件的制备方法中的一或多个阶段。
[0026]图3是流程示意图，例示本公开一些实施例的半导体元件的制备方法。
[0027]其中，附图标记说明如下：
[0028]1：半导体元件
[0029]1'：半导体元件
[0030]1”：半导体元件
[0031]10：基底
[0032]10a：掺杂区
[0033]10b：掺杂区
[0034]10c：升起部分
[0035]11：介电层
[0036]11'：介电层
[0037]12：栅极导电层
[0038]12'：栅极导电层
[0039]12a：子层
[0040]12b：子层
[0041]13：罩盖层
[0042]14'：介电层
[0043]14：间隙子
[0044]15：间隙子
[0045]20'：硬遮罩
[0046]20：硬遮罩图案
[0047]30：制备方法
[0048]101：表面
[0049]101a：部分
[0050]101b：部分
[0051]101c：部分
[0052]102：表面
[0053]111：表面
[0054]121：表面
[0055]131：表面
[0056]H1：高度
[0057]H2：高度
[0058]S31：步骤
[0059]S32：步骤
[0060]S33：步骤
[0061]S34：步骤
[0062]S35：步骤
[0063]S36：步骤
[0064]S37：步骤
具体实施方式
[0065]现在使用特定语言描述图式中所描述的本公开的多个实施例(或例子)。应当理解，在此并未意味限制本公开的范围。所描述的该等实施例的任何改变或修改，以及本文件中所描述的原理的任何进一步应用，都被认为是本公开内容所属
中具有通常知识者通常会发生的。元件编号可以在整个实施例中重复，但这并本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括：一基底，具有一表面，其中该表面具有一第一部分以及一第二部分，该第二部分从该第一部分突伸；一介电层，设置在该第二部分上；以及一栅极导电层，设置在该介电层上。2.如权利要求1所述的半导体元件，其中该第一部分与该第二部分大致呈平行。3.如权利要求1所述的半导体元件，其中该介电层的一侧表面大致与该栅极导电层的一侧表面大致呈共面。4.如权利要求3所述的半导体元件，其中该基底的该表面还包括一第三部分，延伸在该第一部分与该第二部分之间，其中该第三部分大致与该介电层的该侧表面以及该栅极导电层的该侧表面呈共面。5.如权利要求4所述的半导体元件，还包括一第一间隙子，接触该基底的该表面的该第三部分。6.如权利要求5所述的半导体元件，其中该第一间隙子还接触该介电层的该侧表面以及该栅极导电层的该侧表面。7.如权利要求5所述的半导体元件，其中该第一间隙子还接触该基底的该表面的该第一部分。8.如权利要求5所述的半导体元件，还包括一第二间隙子，接触该第一间隙子。9.如权利要求8所述的半导体元件，其中该第二间隙子还接触该基底的该表面的该第一部分。10.如权利要求8所述的半导体元件，其中该第一间隙子设置在该基底的该表面的该第三部分与该第二间隙子之间。11.如权利要求5所述的半导体元件，还包括一罩盖层，设置在该栅极导电层上。12.如权利要求11所述的半导体元件，其中该第一间隙子延伸在该罩盖层与该基底的该表面的该第一部分之间。13.如权利要求1所述的半导体元件，还包括一轻度掺杂区，从该基底的该表面的该第一部分部分暴露。14.如权利要求13所述的半导体元件，还包括一重度掺杂区，设置在该轻度掺杂区中，且从该基底的该表面的该第一部分部分暴露。15.一种半导体元件的制备方法，包括：设置一介电层在一基底上；设置一栅极导电层在该介电层上；以及形成该基底的一表面以与该介电层的一侧表面以及该栅极导电层的一侧表面大致呈共面。16.如权利要求15所述的制备方法，还包括沉积一罩盖层在该栅极导电层上。17.如权利要求15所述的制备方法，还包括沉积一第一间隙子在该基底的该表面、该介电层的该侧表面以及该栅极导电层的该侧表面上。18.如权利要求17所述的制备方法，还包括形成一轻度掺杂区在该基底中。19.如权利要求18所述的制备方法，还包括设置一第二间隙子在该基底的该表面上。
20.如权利要求19所述的制备方法，还包括形成一重度掺杂区在该基底中。21.一种半导体元件，包括：一基底，具有一第一表面以及一第二表面，该第二表面从该基底的该基底的该第一表面突伸；一栅极氧化物层，设置在该基底的该第二表面上；以...

【专利技术属性】
技术研发人员：蔡镇宇，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：