半导体元件及其制备方法技术

本公开提供一种具有整合对准标记与去耦合特征半导体元件和该半导体元件的制备方法。该半导体元件包括一基底；一介电质堆叠，设置在该基底上；两个导电特征，设置在该介电质堆叠中；一去耦合单元，设置在该介电质堆叠中及该两个导电特征之间，并包括一瓶状的剖面轮廓；以及一对准标记，设置在该去耦合单元上；其中该对准标记包括一荧光材料。中该对准标记包括一荧光材料。中该对准标记包括一荧光材料。

【技术实现步骤摘要】
半导体元件及其制备方法


[0001]本申请案主张美国第17/541,772号专利申请案的优先权(即优先权日为“2021年12月3日”)，其内容以全文引用的方式并入本文中。
[0002]本公开提供一种半导体元件及其制备方法，特别是关于一种具有整合对准标记与去耦合特征的半导体元件及其制备方法。

技术介绍

[0003]半导体元件被用于各种电子应用，例如个人电脑、移动电话、数码相机和其他电子元件。半导体元件的尺寸正在不断缩小，以满足日益增长的计算能力的需求。然而，在缩小尺寸的制程中出现了各种问题，而且这种问题在不断增加。因此，在实现提高品质、产量、性能和可以靠性以及降低复杂性方面仍然存在挑战。
[0004]上文的“先前技术”说明仅是提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不设置本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0005]本公开的一实施例提供一种半导体元件，包括一第一晶圆，该第一晶圆包括一第一基底和设置在该第一基底上且相互平行的多个第一对准标记；以及一第二晶圆，该第二晶圆设置在该第一晶圆上，并包括设置在该多个第一对准标记上方的多个第二对准标记。该多个第二对准标记与该多个第一对准标记平行排列，并在一俯视视角下与该多个第一对准标记相邻。该多个第一对准标记和该多个第二对准标记包括一荧光材料。该多个第一对准标记和该多个第二对准标记共同配置成一第一组对准标记。
[0006]本公开的另一实施例提供一种半导体元件，包括一基底；设置在该基底上的一介电质堆叠；设置在该介电质堆叠中的两个导电特征；设置在该介电质堆叠中、两个第二导电特征之间的一去耦合单元，并包括一瓶状的剖面轮廓；以及设置在该去耦合单元上的一对准标记。该对准标记包括一荧光材料。
[0007]本公开的另一实施例提供一种半导体元件的制备方法，包括：提供一第一基底；在该第一基底上形成相互平行的多个第一对准标记，该第一基底和该多个第一对准标记共同配置成一第一晶圆；提供包括相互平行的多个第二对准标记的一第二芯片；以及将该第二晶圆键合(bonding)在该第一晶圆上。该多个第二对准标记与该多个第一对准标记平行排列，并在一俯视视角下与该多个第一对准标记相邻。该多个第一对准标记和该多个第二对准标记包括一荧光材料。
[0008]本公开的另一实施例提供一种半导体元件的制备方法，包括：提供一基底；在该基底上形成一第一介电质层；在该第一介电质层上形成一第二介电质层；在该第二介电质层上形成两个第二导电特征；在该第二介电质层上形成一中间介电质层并围绕该两个第二导电特征；执行一扩大(expansion)蚀刻制程以在该中间介电质层上形成一扩大开口；在该扩
大开口中形成一去耦合单元；以及在该去耦合单元上形成一对准标记。该对准标记包括一荧光材料。
[0009]由于本公开的半导体元件的设计，包括荧光材料的多个对准标记可以在晶圆键合制程中改善光学识别。此外，互补的设计使得多个第一对准标记和多个第二对准标记在键合制程中成为彼此的参考。因此，半导体元件的产量和可以靠性可以得到改善。
[0010]上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。设置本公开的权利要求书标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可以相当容易地利用下文揭示的概念与特定实施例可以作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求书所定义的本公开的精神和范围。
附图说明
[0011]参阅实施方式与权利要求合并考量图式时，可以得以更全面了解本公开案的揭示内容，图式中相同的元件符号是指相同的元件。
[0012]图1是流程图，例示本公开一实施例的半导体元件的制备方法。
[0013]图2至图5是剖视图，例示本公开一实施例的半导体元件的部分制备流程。
[0014]图6是俯视图，例示本公开一实施例的中间半导体元件。
[0015]图7和图8是剖视图，例示本公开一实施例的半导体元件沿图6中的A
‑
A'线拍摄的部分制备流程。
[0016]图9是俯视图，例示本公开一实施例的中间半导体元件。
[0017]图10是剖视图，例示本公开一实施例的半导体元件沿图9中的A
‑
A'线拍摄的部分制备流程。
[0018]图11是俯视图，例示本公开一实施例的中间半导体元件。
[0019]图12是剖视图，例示本公开一实施例的半导体元件沿图11中的A
‑
A'线拍摄的部分制备流程。
[0020]图13是俯视图，例示本公开另一实施例的半导体元件。
[0021]图14是流程图，例示本公开一实施例的半导体元件的制备方法。
[0022]图15至图25是剖视图，例示本公开另一实施例的半导体元件的部分制备流程。
[0023]图26是剖视图，例示本公开另一实施例的半导体元件。
[0024]其中，附图标记说明如下：
[0025]1A：半导体元件
[0026]1B：半导体元件
[0027]1C：半导体元件
[0028]1D：半导体元件
[0029]1S：第一组对准标记
[0030]2S：第二组对准标记
[0031]3S：第三组对准标记
[0032]4S：第四组对准标记
[0033]5S：第五组对准标记
[0034]10：制备方法
[0035]20：制备方法
[0036]100：第一晶圆
[0037]101：第一基底
[0038]103：第一导电特征
[0039]105：第一对准标记
[0040]107：第一底部衬层
[0041]109：第一顶部衬层
[0042]200：第二晶圆
[0043]201：第二基底
[0044]203：第二导电特征
[0045]205：第二对准标记
[0046]207：第二底部衬层
[0047]209：第二顶部衬层
[0048]301：第三基底
[0049]303：第一介电质层
[0050]305：第二介电质层
[0051]307：中间介电质层
[0052]307E：扩大开口
[0053]307O：开口
[0054]309：三介电质层
[0055]311：第四介电质层
[0056]311O：标记开口
[0057]313：第二导电特征
[0058]315：底部阻挡层
[0059]315SW：侧壁
[0060]317：中间导电层
[0061]317SW：侧壁
[0062]319：顶部阻挡层
[0063]319SW：侧壁
[0064]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括：一基底；一介电质堆叠，设置在该基底上；两个导电特征，设置在该介电质堆叠中；一去耦合单元，设置在该介电质堆叠中及该两个导电特征之间，并包括一瓶状的剖面轮廓；以及一对准标记，设置在该去耦合单元上；其中该对准标记包括一荧光材料。2.如权利要求1所述的半导体元件，其中该荧光材料包括偶氮苯。3.如权利要求2所述的半导体元件，其中该去耦合单元包含多孔性低k材料。4.如权利要求3所述的半导体元件，其中该介电质堆叠包含：一第一介电质层，设置于该基底上；一第二介电质层，设置于该第一介电质层上；一中间介电质层，设置于该第二介电质层上；一第三介电质层，设置于该中间介电质层上；以及一第四介电质层，设置于该第三介电质层上；其中该两个导电特征及该去耦合特征设置于该中间介电质层中。5.如权利要求4所述的半导体元件，其中该对准标记沿着该第四介电质层及该第三介电质层设置，且位于该去耦合特征上。6.如权利要求4所述的半导体元件，其中该对准标记沿着该第四介电质层及该第三介电质层设置，且延伸至该去耦合特征上。7.如权利要求4所述的半导体元件，其中该对准标记呈锥形。8.如权利要求4所述的半导体元件，其中该第一介电质层及该第三介电质层包含相同材料。9.如权利要求4所述的半导体元件，其中该第二介电质层及该第四介电质层包含相同材料。10.如权利要求7所述的半导体元件，其中该去耦合单元的侧壁的两个谷底之间的宽度大于该对准标记的顶面的...

【专利技术属性】
技术研发人员：施信益，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：