电路板及其制造方法技术

一种电路板及其制造方法，其中，电路板包括第一内层线路层，电阻层、层叠设置的介电层和绝缘层，所述介电层包括与所述绝缘层结合的表面。所述第一内层线路层自所述介电层的所述表面内嵌于所述介电层，且所述第一内层线路层的一侧与所述介电层的所述表面平齐；所述电阻层自所述绝缘层背离所述介电层的一侧完全嵌入所述绝缘层，且所述电阻层与所述第一内层线路层电连接，从而有利于提升电路板整体结构的平整度及薄型化。平整度及薄型化。平整度及薄型化。

【技术实现步骤摘要】
电路板及其制造方法


[0001]本专利技术涉及一种电路板及其制造方法。

技术介绍

[0002]随着5G技术的发展，电子产品向高度集成化以及小型化等方向发展，使得电子组件的组装密度也越来越高。因此，如何提升电路板的薄型化及平整度是目前需解决的问题。

技术实现思路

[0003]有鉴于此，有必要提供一种解决上述问题的电路板。
[0004]还有必要提供一种解决上述问题的电路板的制造方法。
[0005]作为本申请的一种方案，电路板，包括第一内层线路层，电阻层、层叠设置的介电层和绝缘层，所述介电层包括与所述绝缘层结合的表面。所述第一内层线路层自所述介电层的所述表面内嵌于所述介电层，且所述第一内层线路层的一侧与所述介电层的所述表面平齐。所述电阻层自所述绝缘层背离所述介电层的一侧完全嵌入所述绝缘层，且所述电阻层与所述第一内层线路层电连接。
[0006]作为本申请的一种方案，电路板的制造方法，其包括以下步骤：
[0007]提供一单面线路基板，包括层叠设置的第一内层线路层和第一绝缘层；
[0008]在所述单面线路基板上设置介电层，所述介电层粘结于所述第一内层线路层背离所述第一绝缘层的一侧并填充所述第一内层线路层的间隙以与所述第一绝缘层粘结；
[0009]对所述第一绝缘层进行图案化形成若干电阻槽，其中，每一所述电阻槽沿上述层叠方向贯穿所述第一绝缘层；
[0010]在所述电阻槽内形成电阻层并与所述第一内层线路层电连接，其中，所述电阻层完全嵌入所述电阻槽中。
[0011]本申请的电路板及其制造方法，通过将电阻层完全嵌入所述绝缘层以及所述第一内层线路层内嵌于所述介电层且所述第一内层线路层的一侧与所述介电层朝向所述电阻层的一侧平齐，有利于所述电路板整体结构的平整化，同时还有利于所述电路板的薄型化。另外，因所述电阻层通常为相对惰性的导电材料，因此，所述电阻层通常无需再进行其他表面处理即可暴露在外而无需另设保护膜，从而有利于进一步地提升所述电路板的平整度和薄型化。
附图说明
[0012]图1为本申请提供的一实施方式的电路板的剖面示意图。
[0013]图2为本申请提供的一实施方式的单面线路基板的剖面示意图。
[0014]图3为在图2所示的单面线路基板上设置介电层的剖面示意图。
[0015]图4为在图3所示的单面线路基板上形成电阻槽的剖面示意图。
[0016]图5为在图4所示的电阻槽中形成电阻层的剖面示意图。
[0017]图6为本申请提供的一实施方式的电路板的剖面示意图。
[0018]图7为在图6所示的导电线路层增层形成包括若干个第一连接垫的第二内层线路层的剖面示意图。
[0019]图8为本申请提供的一实施方式的第一电路基板的剖面示意图。
[0020]图9为本申请提供的一实施方式的第二电路基板的剖面示意图。
[0021]图10为将图8所示的第一电路基板、一异方性导电胶层以及图9所示的第二电路基板层叠的剖面示意图。
[0022]图11为将图10所示的第一电路基板异方性导电胶层以及第二电路基板压合后的剖面示意图。
[0023]图12为在图7所示的第二内层线路层压合一显影膜的剖面示意图。
[0024]图13为将图12所示的显影膜减薄后的剖面示意图。
[0025]图14为将图13所示的减薄后的显影膜进行固化的剖面示意图。
[0026]主要元件符号说明
[0027]电路板100第一内层线路层103、11电阻层104、30介电层101、21绝缘层102第一表面101a电子元件50第二内层线路层105、240第三内层线路层106、43第一连接垫105a、240a凹槽105b、240b第二连接垫106a、43a凸部106b、43b异方性导电胶层107、60单面线路基板10第一绝缘层12电阻槽120单面金属基板23第一金属箔231第二绝缘层233导电线路层230第一电路基板100a第二电路基板100b显影膜70
[0028]如下具体实施方式将结合上述附图进一步说明本专利技术。
具体实施方式
[0029]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。
[0030]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。
[0031]下面结合附图，对本专利技术的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
[0032]请参阅图1，本专利技术一实施方式的电路板100，包括第一内层线路层103、电阻层104、层叠设置的介电层101和绝缘层102。其中，所述介电层101包括与所述绝缘层102结合的第一表面101a。所述第一内层线路层103自所述第一表面101a内嵌于所述介电层101，且所述第一内层线路层103的一侧与所述第一表面101a平齐。所述电阻层104自所述绝缘层102背离所述介电层101的一侧完全嵌入所述绝缘层102，且所述电阻层104与所述第一内层线路层103电连接。所述电阻层104完全嵌入所述绝缘层102以及所述第一内层线路层103内嵌于所述介电层101且所述第一内层线路层103的一侧与所述第一表面101a平齐有利于所述电路板100整体结构的平整化，同时还有利于所述电路板100的薄型化。另外，因所述电阻层104通常为相对惰性的导电材料，因此，所述电阻层104通常无需再进行其他表面处理即可暴露在外而无需另设保护膜，从而有利于进一步地提升所述电路板100的平整度和薄型化。
[0033]在一些实施方式中，所述绝缘层102的材质可为但不仅限于聚酰亚胺薄膜。所述电阻层104的材质可包括但不仅限于镍、铬、NiP及其合金中的至少一种。可理解的，所述绝缘层102、所述电阻层104可为业界常用材料，在本申请中不进行穷举。
[0034]所述电阻层104沿上述层叠方向贯穿所述绝缘层102。所述电阻层104的厚度可小于或等于所述绝缘层102的厚度，即所述电阻层104面向所述第一内层线路层103的一侧与所述绝缘层102与所述介电层101结合的一侧平齐，且所述电阻层104背离所述第一内层线路层103的一侧低于或与所述绝缘层102背离所述介电层101的一侧平齐。也即所述电阻层104不从所述绝缘层102凸出。
[0035]所述电路板100还可包括若干个电子元件50，每一所述电子元件50电连接于所述电阻层104背离所述介电层101的一侧。具体的，所述电子元件50可通过焊料焊接或者导电胶粘结等方式与所述电阻层104电连接。
[0036]所述电路板100还可包括第二内层线路层105和第三内层线路层106，其中，所述第二内层线路层105层叠于所述第一内层线路层103背离所述电阻层104的一侧并与所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路板，包括第一内层线路层，电阻层、层叠设置的介电层和绝缘层，所述介电层包括与所述绝缘层结合的表面，其特征在于，所述第一内层线路层自所述介电层的所述表面内嵌于所述介电层，且所述第一内层线路层的一侧与所述介电层的所述表面平齐；所述电阻层自所述绝缘层背离所述介电层的一侧完全嵌入所述绝缘层，且所述电阻层与所述第一内层线路层电连接。2.如权利要求1所述的电路板，其特征在于，所述电阻层面向所述第一内层线路层的一侧与所述绝缘层与所述介电层结合的一侧平齐，且所述电阻层背离所述第一内层线路层的一侧与所述绝缘层背离所述介电层的一侧平齐。3.如权利要求1所述的电路板，其特征在于，所述电路板还包括第二内层线路层和第三内层线路层，所述第二内层线路层层叠于所述第一内层线路层背离所述电阻层的一侧并与所述第一内层线路层间隔，所述第三内层线路层层叠于所述第二内层线路层背离所述第一内层线路层的一侧并与所述第二内层线路层间隔；所述电路板还包括一粘结于所述第二内层线路层与所述第三内层线路层之间的异方性导电胶层，所述第二内层线路层与所述第三内层线路层通过所述异方性导电胶层电连接。4.如权利要求3所述的电路板，其特征在于，所述第二内层线路层包括若干个第一连接垫，每一所述第一连接垫背离所述第一内层线路层的表面内凹形成凹槽；所述第三内层线路层包括若干个第二连接垫，每一所述第二连接垫对应一所述第一连接垫设置，且朝对应的所述第一连接垫的所述凹槽凸伸形成凸部；每一所述凸部插入一所述凹槽中，并通过所述异方性导电胶层位于所述凸部与所述凹槽之间的部分实现电导通。5.如权利要求4所述的电路板，其特征在于，每一所述凹槽的形状与对应的所述凸部的形状呈仿形设计。6.一种电路板的制造方法，其包括以下步骤：提供一单面线路基板，包括层叠设置的第一...

【专利技术属性】
技术研发人员：李成佳，杨梅，
申请(专利权)人：鹏鼎控股深圳股份有限公司，
类型：发明
国别省市：