运用于反熔丝型一次编程存储单元阵列的编程控制电路制造技术

技术编号:37668013 阅读:12 留言:0更新日期:2023-05-26 04:28
本发明专利技术为一种运用于反熔丝型一次编程存储单元阵列的编程控制电路。于编程动作的过程,编程控制电路即时监测反熔丝型OTP存储单元的编程电流,并且适时的提高编程电压。当编程控制电路确认反熔丝型OTP存储单元产生足够的编程电流时,编程控制电路即确认编程动作完成。成。成。

【技术实现步骤摘要】
运用于反熔丝型一次编程存储单元阵列的编程控制电路


[0001]本专利技术是有关于一种存储器的控制电路,且特别是有关于一种运用于反熔丝型一次编程存储单元阵列的编程控制电路。

技术介绍

[0002]众所周知,非易失性存储器可区分为:多次编程的存储器(multi

time programming memory,简称MTP存储器)、一次编程的存储器(one time programming memory,简称OTP存储器)或者掩模式只读存储器(Mask ROM存储器)。基本上,用户可以对MTP存储器进行多次的编程,用以多次修改储存数据。而用户仅可以编程一次OTP存储器,一旦OTP存储器编程完成之后,其储存数据将无法修改。而Mask ROM存储器于出厂之后,所有的储存数据已经记录在其中,用户仅能够读取Mask ROM存储器中的储存数据,而无法进行编程。
[0003]举例来说,反熔丝型(antifuse

type)OTP存储器的存储单元在尚未进行编程动作(program action)前,其为高电阻值的储存状态。反熔丝型OTP存储器的存储单元进行编程动作之后,其为低电阻值的储存状态。一旦反熔丝型OTP存储单元进行编程动作后,其储存数据将无法修改。
[0004]请参照图1A与图1B,其所绘示为公知二种反熔丝型OTP存储单元。以下将反熔丝型OTP存储单元简称为OTP存储单元。
[0005]如图1A所示,OTP存储单元100为三端点元件,第一端x连接至位线BL,第二端y连接至字线WL,第三端z连接至反熔丝型控制线(antifuse control line)AF。OTP存储单元100包括选择晶体管(select transistor)M
S
与反熔丝型晶体管(antifuse transistor)M
AF
。选择晶体管M
S
的第一汲/源端(drain/source terminal)连接至位线BL,选择晶体管M
S
的栅极端连接至字线WL,选择晶体管M
S
的第二汲/源端连接至反熔丝型晶体管M
AF
的第一汲/源端,反熔丝型晶体管MAF的栅极端连接至反熔丝型控制线AF,反熔丝型晶体管M
AF
的第二汲/源端为浮接(floating)。由于反熔丝型晶体管M
AF
的第二汲/源端为浮接,所以反熔丝型晶体管M
AF
可视为一电容器(capacitor)。也就是说,OTP存储单元100为一晶体管与一电容器存储单元(1T1C cell)。
[0006]如图1B所示,OTP存储单元102为四端点元件,第一端x连接至位线BL,第二端y连接至字线WL,第三端z连接至反熔丝型控制线AF,第四端w连接至跟随线(following line)FL。OTP存储单元102包括选择晶体管M
S
、跟随晶体管(following transistor)M
FL
与反熔丝型晶体管M
AF
。选择晶体管M
S
的第一汲/源端连接至位线BL,选择晶体管M
S
的栅极端连接至字线WL,选择晶体管MS的第二汲/源端连接至跟随晶体管M
FL
的第一汲/源端,跟随晶体管M
FL
的栅极端连接至跟随线FL,跟随晶体管M
FL
的第二汲/源端连接至反熔丝型晶体管M
AF
的第一汲/源端,反熔丝型晶体管M
AF
的栅极端连接至反熔丝型控制线AF,反熔丝型晶体管M
AF
的第二汲/源端为浮接。因此,OTP存储单元102为二晶体管与一电容器存储单元(2T1C cell)。
[0007]当然,OTP存储单元并不限定于上述的二种结构,也可以利用反熔丝型晶体管M
AF

配更多晶体管形成OTP存储单元。
[0008]以下以图1A所示的OTP存储单元100为例,对OTP存储单元100进行编程动作与编程抑制动作。请参照图2A与图2B,其为将OTP存储单元进行编程动作与编程抑制动作的偏压示意图。
[0009]如图2A所示,在编程动作时,反熔丝型控制线AF接收编程脉冲(program pulse),位线BL接收接地电压(0V),字线WL接收开启电压V
ON
并使得字线WL动作。其中,编程脉冲的脉冲高度(pulse height)为编程电压V
PP
,编程脉冲的脉冲宽度(pulse width)为T。
[0010]于编程动作时,OTP存储单元100的选择晶体管MS开启(turn on),位线BL的接地电压(0V)传递至反熔丝型晶体管M
AF
的第一汲/源端。当反熔丝型控制线AF接收编程脉冲时,反熔丝型晶体管M
AF
的栅极端与第一汲/源端之间承受的电压应力(voltage stress)为编程电压V
PP
,造成反熔丝型晶体管M
AF
的栅极氧化层(gate oxide layer)破裂(rupture)并产生一编程电流(program current)Ip,使得反熔丝型晶体管M
AF
的栅极端与第一汲/源端之间呈现低电阻值。亦即,OTP存储单元100被编程为低电阻值的储存状态。
[0011]如图2B所示,在编程抑制动作时,反熔丝型控制线AF接收编程脉冲(program pulse),位线BL接收接地电压(0V),字线WL接收关闭电压V
OFF
并使得字线WL不动作。
[0012]在编程抑制动作时,OTP存储单元100的选择晶体管M
S
关闭(turn off),位线BL的接地电压(0V)无法传递至反熔丝型晶体管M
AF
的第一汲/源端。当反熔丝型控制线AF接收编程脉冲时,反熔丝型晶体管M
AF
的栅极端与第一汲/源端之间承受的电压应力很小,反熔丝型晶体管M
AF
的栅极氧化层(gate oxide layer)未破裂(rupture),反熔丝型晶体管MA
F
的栅极端与第一汲/源端之间仍维持在高电阻值。亦即,OTP存储单元100维持在高电阻值的状态。
[0013]另外,在编程抑制动作时,由于反熔丝型控制线AF接收编程脉冲且位线BL接收接地电压(0V)。虽然字线WL未动作,编程电压V
PP
仍会造成选择晶体管M
S
产生漏电流I
L
,例如栅极诱导漏极漏电流(gate induced drain leakage current),又称为GIDL电流。
[0014]请参照图3,其所绘示为OTP存储单元阵列进行编程动作的示意图。以下将OTP存储单元阵列简称为存储单元阵列。存储单元阵列由由MxN个OTP存储单元组本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种编程控制电路,藕接至反熔丝型一次编程存储单元阵列中反熔丝控制线,该编程控制电路产生编程电压用以编程该反熔丝型一次编程存储单元阵列中的选定存储单元,该编程控制电路包括:编程电压产生器,该编程电压产生器的输出端藕接至该反熔丝控制线;其中,在编程动作的校正相位,该编程电压产生器产生校正电压至该反熔丝控制线;以及,在该编程动作的至少编程相位,该编程电压产生器产生该编程电压至该反熔丝控制线;编程电压调整电路,连接至该编程电压产生器,其中该编程电压调整电路接收破裂信号,并在该破裂信号的未动作时,选择性地调整该编程电压;比例电流产生器,连接至该编程电压产生器;其中,在该校正相位,该比例电流产生器产生校正电流至第一节点;在该至少编程相位,该比例电流产生器产生运作电流至该第一节点;电流取样电路,连接至该第一节点;其中,在该校正相位,该电流取样电路将该校正电流转换为取样电压;在该至少编程相位,该电流取样电路根据该取样电压产生该校正电流由该第一节点流向接地端;第一开关,该第一开关的第一端连接至该第一节点;第二开关,该第二开关的第一端连接至该第一节点;其中,在该校正相位,该第一开关与该第二开关打开;在该至少一编程相位,该第一开关与该第二开关闭合;电流镜,该电流镜的电流输入端接收第一编程参考电流,该电流镜的电流镜射端产生第二编程参考电流,且该电流镜射端连接至该第一开关的第二端;其中,在该至少编程相位,该第二编程参考电流由该第一节点流向该电流镜的该电流镜射端;以及检测电路,连接至该第二开关的第二端;其中,在该至少编程相位,该检测电路根据判断该选定存储单元产生的编程电流的大小,当该检测电路确认该编程电流的大小已足够时,该检测电路动作该破裂信号。2.如权利要求1所述的编程控制电路,其中该编程电压产生器,包括:运算放大器,该运算放大器的第一输入端接收参考电压;第一晶体管,该第一晶体管的源极端接收第一电源电压,该第一晶体管的栅极端连接至该运算放大器的输出端,该第一晶体管的漏极端连接至第二节点;以及第一电阻与第二电阻;其中,该第一电阻与该第二电阻串接于该第二节点与该接地端之间,该第一电阻与该第二电阻连接于第三节点,该第三节点连接至该运算放大器第二输入端,且该第二节点耦接至该反熔丝控制线。3.如权利要求2所述的编程控制电路,其中该比例电流产生器包括:第二晶体管,该第二晶体管的源极端接收该第一电源电压,该第二晶体管的栅极端连接至该运算放大器的该输出端,该第二晶体管的漏极端连接至该第一节点。4.如权利要求2所述的编程控制电路,包括电荷泵,该电荷泵接收第二电源电压以及振荡信号,该电荷泵根据该振荡信号将该第二电源电压提升至该第一电源电压。5.如权利要求2所述的编程控制电路,其中该编程电压调整电路产生调整信号,用以调整该编程电压产生器中该第一电阻与该第二电阻之间的比值,或者用以调整该编程电压产生器所接收的该参考电压。6.如权利要求1所述的编程控制电路,其中该电流取样电路,包括:
第三晶体管,该第三晶体管的一漏极端连接至该第一节点,该第三晶体管的一源极端连接至该接地端;第一电容器,该第一电容器的第一端连接该第三晶体管的栅极端,该第一电容器的第二端连接至该接地端;第三开关,该第三开关的第一端连接至该第一节点,该第三开关的第二端连接至该第三晶体管的该栅极端;其中,在该校正相位,该第三开关闭合;在该至少编程相位,该第三开关打开。7.如权利要求6所述的编程控制电路,还包括第四开关;其中该第四开关的第一端连接至该第三晶体管的该栅极端,该第四开关的第二端连接至该接地端;在该校正相位之前,该第四开关闭合;在该校正相位与该至少编程相位,该第四开关打开。8.如权利要求1所述的编程控制电路,其中该电流镜包括:第四晶体管,该第四晶体管的漏极端接收该第一编程参考电流,该第四晶体管的该漏极端连接至该第四晶体管的栅极端,该第四晶体管的源极端连接至该接地端;以及第五晶体管,该第五晶体管的漏极端连接至该第一开关的该第二端,该第五晶体管的栅极端连接至该第四晶体管的该栅极端,该第五晶体管...

【专利技术属性】
技术研发人员:张家福王博平彭任佑
申请(专利权)人:力旺电子股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1