熔丝阵列电路制造技术

本申请实施例涉及一种熔丝阵列电路，包括：列选择信号线；编程电压线组，包括偶编程电压线和奇编程电压线；至少一个第一熔丝单元，第一端与所述列选择信号线连接，第二端与所述偶编程电压线连接；至少一个第二熔丝单元，第一端与所述列选择信号线连接，第二端与所述奇编程电压线连接；其中，所述第一熔丝单元和所述第二熔丝单元一一对应，所述第一熔丝单元与对应的所述第二熔丝单元共享同一所述列选择信号线，且所述偶编程电压线和所述奇编程电压线传输的信号处于有效电平的时间不同。本申请实施例可以实现高密度的熔丝阵列电路。实施例可以实现高密度的熔丝阵列电路。实施例可以实现高密度的熔丝阵列电路。

【技术实现步骤摘要】
熔丝阵列电路


[0001]本申请实施例涉及半导体存储
，特别是涉及一种熔丝阵列电路。

技术介绍

[0002]动态随机存取存储器（Dynamic Random Access Memory，简称DRAM）等半导体结构中设有熔丝阵列电路。熔丝阵列电路包括多个熔丝单元（英文：Fuse cell），多个熔丝单元彼此间隔设置且呈阵列排布，同一行的熔丝单元与同一条行选择信号线连接，同一列的熔丝单元与同一条列选择信号线连接。
[0003]熔丝单元的尺寸与可靠性成负相关。随着制程工艺的不断微缩，熔丝单元的可靠性急剧下降，从而导致熔丝阵列电路的微缩遇到瓶颈。因此，高密度的熔丝阵列电路亟待发掘。

技术实现思路

[0004]基于此，有必要提供一种可以实现进一步微缩的熔丝阵列电路。
[0005]一种熔丝阵列电路，所述熔丝阵列电路包括：列选择信号线；编程电压线组，包括偶编程电压线和奇编程电压线；至少一个第一熔丝单元，第一端与所述列选择信号线连接，第二端与所述偶编程电压线连接；至少一个第二熔丝单元，第一端与所述列选择信号线连接，第二端与所述奇编程电压线连接；其中，所述第一熔丝单元和所述第二熔丝单元一一对应，所述第一熔丝单元与对应的所述第二熔丝单元共享同一所述列选择信号线，且所述偶编程电压线和所述奇编程电压线传输的信号处于有效电平的时间不同。
[0006]在其中一个实施例中，所述熔丝阵列电路包括多个所述第一熔丝单元和多个所述第二熔丝单元，每个所述第一熔丝单元和对应的所述第二熔丝单元沿第一方向堆叠，多个所述第一熔丝单元沿第二方向间隔排布且沿第三方向间隔排布，多个所述第二熔丝单元沿所述第二方向间隔排布且沿所述第三方向间隔排布，所述第一方向、所述第二方向和所述第三方向两两垂直。
[0007]在其中一个实施例中，所述列选择信号线沿所述第二方向延伸。
[0008]在其中一个实施例中，所述偶编程电压线和所述奇编程电压线均沿所述第三方向延伸。
[0009]在其中一个实施例中，所述熔丝阵列电路包括至少一个熔丝区，所述熔丝区包括偶数个熔丝部，每个所述熔丝部包括至少一个熔丝阵列，所述偶数个熔丝部包括数量相同的第一熔丝部和第二熔丝部，所述第一熔丝部的每个所述熔丝阵列包括多个所述第一熔丝单元，所述第二熔丝部的每个所述熔丝阵列包括多个所述第二熔丝单元。
[0010]在其中一个实施例中，所述第一熔丝单元和对应的所述第二熔丝单元位于同一个所述熔丝区中。
[0011]在其中一个实施例中，当第一选择信号处于有效电平，且所述偶编程电压线传输的信号处于有效电平时，则所述偶编程电压线连接的所述第一熔丝单元被读取，所述第一选择信号为广播时所述第一熔丝部的使能信号；当第二选择信号处于有效电平，且所述奇编程电压线传输的信号处于有效电平时，则所述奇编程电压线连接的所述第二熔丝单元被读取，所述第二选择信号为广播时所述第二熔丝部的使能信号。
[0012]在其中一个实施例中，所述第一选择信号和所述第二选择信号交替处于有效电平。
[0013]在其中一个实施例中，所述熔丝阵列电路包括多个编程电压线组，所述第一选择信号每次处于有效电平时，同一个所述第一熔丝部中的所述第一熔丝单元连接的各条所述偶编程电压线传输的信号依次处于有效电平；所述第二选择信号每次处于有效电平时，同一个所述第二熔丝部中的所述第二熔丝单元连接的各条所述奇编程电压线传输的信号依次处于有效电平。
[0014]在其中一个实施例中，所述第一熔丝单元和所述第二熔丝单元均包括可变电阻结构和阈值选通结构，所述可变电阻结构被配置为在第一预设电压下从高阻态转变为低阻态，所述阈值选通结构被配置为在第二预设电压下导通；所述第一熔丝单元的所述可变电阻结构和所述阈值选通结构串联在所述列选择信号线和所述偶编程电压线之间，所述第二熔丝单元的所述阈值选通结构和所述可变电阻结构串联在所述列选择信号线和所述奇编程电压线之间。
[0015]在其中一个实施例中，所述第一熔丝单元和/或所述第二熔丝单元至少部分埋入所述列选择信号线的内部。
[0016]在其中一个实施例中，包括如下特征中的至少一种：所述可变电阻结构的材料包括氧化铪、氧化锆、氧化铊和氧化铝中至少一种；所述阈值选通结构的材料包括氧化钛、氧化铪、氧化钛铪和碲锡锗相变材料中的至少一种；所述列选择信号线的材料包括钨、铜、钛、铝、铊、铪、铷、氧化铟锡、导电玻璃和氧化铟镓锌中的至少一种。
[0017]在其中一个实施例中，所述第一熔丝单元和所述第二熔丝单元中的所述可变电阻结构的材料相同或不同，所述第一熔丝单元和所述第二熔丝单元中的所述阈值选通结构的材料相同或不同。
[0018]在其中一个实施例中，所述熔丝阵列电路形成于存储结构的预设区域内，所述预设区域包括第一金属层的表面、第二金属层的表面、顶层金属层的表面中的至少一个。
[0019]在其中一个实施例中，所述预设区域为DRAM中所述第一金属层和所述第二金属层之间临近电容结构的空余位置。
[0020]上述熔丝阵列电路包括列选择信号线、编程电压线组、至少一个第一熔丝单元和至少一个第二熔丝单元，编程电压线组包括偶编程电压线和奇编程电压线，第一熔丝单元的两端分别与列选择信号线和偶编程电压线连接，通过在列选择信号线和偶编程电压线之间形成一定的电压，可以击穿或者读取第一熔丝单元；第二熔丝单元的两端分别与列选择
信号线和奇编程电压线连接，通过在列选择信号线和奇编程电压线之间形成一定的电压，可以击穿或者读取第二熔丝单元。第一熔丝单元和第二熔丝单元一一对应，第一熔丝单元与对应的第二熔丝单元共享同一列选择信号线，这样熔丝阵列电路中列选择信号线的数量可以减少一半，有效降低熔丝阵列电路的尺寸。而且偶编程电压线和奇编程电压线传输的信号处于有效电平的时间不同，这样共享同一列选择信号线的第一熔丝单元和第二熔丝单元之间不会出现冲突的情况，从而避免产生误操作的问题。因此，上述熔丝阵列电路可以实现进一步微缩。
附图说明
[0021]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0022]图1为本申请一实施例中提供的熔丝阵列电路的结构示意图；图2为本申请一实施例中提供的熔丝阵列电路的立体结构示意图；图3为本申请一实施例中提供的熔丝阵列电路从俯视角度得到的内部关系示意图；图4为本申请一实施例中提供的熔丝阵列电路从仰视角度得到的内部关系图；图5为本申请一实施例中提供的熔丝阵列电路的信号关系示意图；图6为本申请一实施例中提供的第一熔丝单元和第二熔丝单元的结构示意图。
[0023]附图标记说明：100、熔丝阵列电路；10、列选择信号线；20、编程电压线组，21、偶编程电压线，22、奇编程电压线；30、第一熔丝单元，40、第二熔丝单元，51、可变电阻结构，52本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种熔丝阵列电路，其特征在于，所述熔丝阵列电路包括：列选择信号线；编程电压线组，包括偶编程电压线和奇编程电压线；至少一个第一熔丝单元，第一端与所述列选择信号线连接，第二端与所述偶编程电压线连接；至少一个第二熔丝单元，第一端与所述列选择信号线连接，第二端与所述奇编程电压线连接；其中，所述第一熔丝单元和所述第二熔丝单元一一对应，所述第一熔丝单元与对应的所述第二熔丝单元共享同一所述列选择信号线，且所述偶编程电压线和所述奇编程电压线传输的信号处于有效电平的时间不同。2.根据权利要求1所述的熔丝阵列电路，其特征在于，所述熔丝阵列电路包括多个所述第一熔丝单元和多个所述第二熔丝单元，每个所述第一熔丝单元和对应的所述第二熔丝单元沿第一方向堆叠，多个所述第一熔丝单元沿第二方向间隔排布且沿第三方向间隔排布，多个所述第二熔丝单元沿所述第二方向间隔排布且沿所述第三方向间隔排布，所述第一方向、所述第二方向和所述第三方向两两垂直。3.根据权利要求2所述的熔丝阵列电路，其特征在于，所述列选择信号线沿所述第二方向延伸。4.根据权利要求3所述的熔丝阵列电路，其特征在于，所述偶编程电压线和所述奇编程电压线均沿所述第三方向延伸。5.根据权利要求1
‑
4任一项所述的熔丝阵列电路，其特征在于，所述熔丝阵列电路包括至少一个熔丝区，所述熔丝区包括偶数个熔丝部，所述偶数个熔丝部包括数量相同的第一熔丝部和第二熔丝部，每个所述熔丝部包括至少一个熔丝阵列，所述第一熔丝部的每个所述熔丝阵列包括多个所述第一熔丝单元，所述第二熔丝部的每个所述熔丝阵列包括多个所述第二熔丝单元。6.根据权利要求5所述的熔丝阵列电路，其特征在于，所述第一熔丝单元和对应的所述第二熔丝单元位于同一个所述熔丝区中。7.根据权利要求5所述的熔丝阵列电路，其特征在于，当第一选择信号处于有效电平，且所述偶编程电压线传输的信号处于有效电平时，则所述偶编程电压线连接的所述第一熔丝单元被读取，所述第一选择信号为广播时所述第一熔丝部的使能信号；当第二选择信号处于有效电平，且所述奇编程电压线传输的信号处于有效电平时，则所述奇编程电压线连接的所述第二熔丝单元被读取，所述第二选择信号为广播时所述第二熔丝部的使能信号。8.根据权利要求7所述的熔丝阵列电路，其...

【专利技术属性】
技术研发人员：黄金荣，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：