反熔丝存储电路制造技术

本申请实施例应用于半导体电路设计领域，以提供一种反熔丝存储电路，包括：存储阵列，包括多个反熔丝存储单元；位线，连接在位线的延伸方向上排列的反熔丝存储单元，反熔丝存储单元通过第一开关管电连接位线；字线，连接在字线的延伸方向上排列的第一开关管；第二开关管，用于使位线连接传输导线；第三开关管，用于对传输导线进行放电；读取模块，包括第一输入端、第二输入端、采样输入端，第一输入端连接传输导线，第二输入端用于接收参考电压，采样输入端用于接收采样信号；补偿模块，连接第三开关管，用于减缓传输导线的电压降低速度，通过减缓第三开关管对传输导电的放电速度，从而保证反熔丝存储器读出数据的准确性。证反熔丝存储器读出数据的准确性。证反熔丝存储器读出数据的准确性。

【技术实现步骤摘要】
反熔丝存储电路


[0001]本申请涉及半导体电路设计领域，特别涉及一种反熔丝存储电路。

技术介绍

[0002]反熔丝存储器(Anti
‑
fuse)可以通过反熔丝存储单元阵列实现，反熔丝存储单元的栅氧介质在施加高压后会发生击穿，击穿后通路的阻抗减小；通过检测击穿后的通路电阻状态可以读出反熔丝存储单元所存储的信息。
[0003]反熔丝存储器在数据编程阶段，对传输导线进行放电的放电晶体管需要进行快速放电，因此，放电晶体管通常被设计成尺寸较大的晶体管。
[0004]然而，反熔丝存储器在数据读取阶段，虽然放电晶体管会关断，但由于放电晶体管的尺寸较大仍然会存在泄漏电流，即放电晶体管仍会对传输导线进行放电，当反熔丝存储单元未被编程，传输导线的电压可能由于放电晶体管的放电而导致读出错误。

技术实现思路

[0005]本申请实施例提供一种反熔丝存储电路，通过减缓放电晶体管对传输导电的放电速度，从而保证反熔丝存储器读出数据的准确性。
[0006]本申请实施例提供了一种反熔丝存储电路，包括：存储阵列，包括多个反熔丝存储单元，反熔丝存储单元通过栅极氧化层是否被击穿来表征存储的1bit数据；位线，连接在位线的延伸方向上排列的反熔丝存储单元，反熔丝存储单元通过第一开关管电连接位线；字线，连接在字线的延伸方向上排列的第一开关管，用于根据行选通信号导通被选中的第一开关管，其中，位线的延伸方向和位线的延伸方向相互垂直；第二开关管，用于使位线连接传输导线；第三开关管，用于对传输导线进行放电；读取模块，包括第一输入端、第二输入端、采样输入端，第一输入端连接传输导线，第二输入端用于接收参考电压，采样输入端用于接收采样信号；补偿模块，连接第三开关管，用于减缓由于第三开关管漏电而导致的传输导线的电压降低速度；当采样信号为有效脉冲，读取模块比较第一输入端的输入电压和参考电压，以输出反熔丝存储单元存储的1bit数据。
[0007]在数据编程阶段，第三开关管用于对传输导线进行放电，从而保证对反熔丝存储单元编程的准确性；在数据读取阶段，第三开关管存在泄漏电流对传输导线进行放电，由于补偿模块的缓冲，以减缓第三开关管对传输导线的放电速度。当需要读出的反熔丝存储单元已被编程，反熔丝存储单元的栅极氧化层已被击穿，等效电阻小，对传输导线的放电速度快；由于补偿模块的作用，第三开关管对传输导线的放电速度较慢，并不影响反熔丝存储单元对传输导线的放电，当采样信号为有效脉冲时，传输导线的连接第一输入端的输入电压小于参考电压；当需要读出的反熔丝存储单元未被编程，反熔丝存储单元的栅极氧化层未被击穿，等效电阻大，对传输导线的放电速度慢；由于补偿模块的作用，第三开关管对传输导线的放电速度也较慢，从而保证当采样信号为有效脉冲时，传输导线的连接第一输入端的输入电压大于参考电压，即保证反熔丝存储器读出数据的准确性。
附图说明
[0008]图1为未改进前反熔丝存储单元在数据读取阶段的V
‑
t示意图；
[0009]图2为本申请一些实施例提供的一种反熔丝存储电路的电路示意图；
[0010]图3为本申请一些实施例提供的另一种反熔丝存储电路的电路示意图；
[0011]图4为本申请一些实施例改进后反熔丝存储单元在数据读取阶段的V
‑
t示意图。
具体实施方式
[0012]反熔丝存储器通过反熔丝存储阵列实现，反熔丝存储阵列中包括多个反熔丝存储单元，而反熔丝存储单元的栅氧介质在施加高压后会发生击穿，击穿后通路的阻抗减小，因此可以通过检测击穿后的通路电阻状态可以读出反熔丝存储单元所存储的信息。
[0013]具体地，在数据读取阶段当反熔丝存储单元被击穿后，通路阻抗减小，当这一反熔丝存储单元被位线和字线激活后，能迅速泄放对传输线路预充电后的电荷，从而使数据读出为低电平；另外，当反熔丝存储单元未被击穿，通路阻抗极大，当这一反熔丝存储单元被位线和字线激活后，对传输线路预充电后电荷的泄放速度慢，从而使数据读出为高电平。
[0014]因此，在对反熔丝存储器进行数据编程时，对施加高电压发生击穿的反熔丝存储单元表征为存储数据“0”，对未被施加高电压的反熔丝存储单元表征为存储数据“1”。
[0015]然而，反熔丝存储器在数据编程阶段，对传输导线进行放电的放电晶体管需要进行快速放电，因此，放电晶体管通常被设计成尺寸较大的晶体管，反熔丝存储器在数据读取阶段，虽然放电晶体管会关断，但由于放电晶体管的尺寸较大仍然会存在泄漏电流，即放电晶体管仍会对传输导线进行放电，使得即使反熔丝存储单元未被击穿，通路阻抗极大，当这一反熔丝存储单元被位线和字线激活后，对传输线路预充电后电荷的泄放速度慢，但放电晶体管的泄漏电流也存在对传输线路的放电作用，造成原本应读出为高电平的数据最终读出为低电平，从而被识别为已被击穿的反熔丝存储单元，造成反熔丝存储器的读出错误。
[0016]参考图1，对于已编程的反熔丝存储单元，等效电阻小，为传输导线进行预充电后的电压通过导通的反熔丝存储单元进行快速放电，在采样信号CLK为有效电平时，传输导线的输入电压降低至V1，且V1＜参考电压V
TRIP
；对于未编程的反熔丝存储单元，等效电阻大，为传输导线进行预充电后的电压理应无法通过反熔丝存储单元进行快速放电，但由于放电晶体管的漏电，在采样信号CLK为有效电平时，传输导线的输出电压降低至V2，且V2＜参考电压V
TRIP
，从而造成反熔丝存储器的读出错误。
[0017]本申请实施例提供了一种反熔丝存储电路，包括：存储阵列，包括多个反熔丝存储单元，反熔丝存储单元通过栅极氧化层是否被击穿来表征存储的1bit数据；位线，连接在位线的延伸方向上排列的反熔丝存储单元，反熔丝存储单元通过第一开关管电连接位线；字线，连接在字线的延伸方向上排列的第一开关管，用于根据行选通信号导通被选中的第一开关管，其中，位线的延伸方向和位线的延伸方向相互垂直；第二开关管，用于使位线连接传输导线；第三开关管，用于对传输导线进行放电；读取模块，包括第一输入端、第二输入端、采样输入端，第一输入端连接传输导线，第二输入端用于接收参考电压，采样输入端用于接收采样信号；补偿模块，连接第三开关管，用于减缓由于第三开关管漏电而导致的传输导线的电压降低速度；当采样信号为有效脉冲，读取模块比较第一输入端的输入电压和参考电压，以输出反熔丝存储单元存储的1bit数据。
[0018]本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
[0019]图2为一些实施例提供的一种反熔丝存储电路的电路示意图，图3为一些实施例提供的另一种反熔丝存储电路的电路示意图，图4为一些实施例改进后反熔丝存储单元在数据读取阶段的V
‑
t示意图，以下结合附图对一些实施例提供的反熔丝存储电路作进一步详细说本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种反熔丝存储电路，其特征在于，包括：存储阵列，包括多个反熔丝存储单元，所述反熔丝存储单元通过栅极氧化层是否被击穿来表征存储的1bit数据；位线，连接在所述位线的延伸方向上排列的所述反熔丝存储单元，所述反熔丝存储单元通过第一开关管电连接所述位线；字线，连接在所述字线的延伸方向上排列的所述第一开关管，用于根据行选通信号导通被选中的所述第一开关管，其中，所述位线的延伸方向和所述位线的延伸方向相互垂直；第二开关管，用于使所述位线连接传输导线；第三开关管，用于对所述传输导线进行放电；读取模块，包括第一输入端、第二输入端、采样输入端，所述第一输入端连接所述传输导线，所述第二输入端用于接收参考电压，所述采样输入端用于接收采样信号；补偿模块，连接所述第三开关管，用于减缓由于所述第三开关管漏电而导致的所述传输导线的电压降低速度；当所述采样信号为有效脉冲，所述读取模块比较所述第一输入端的输入电压和所述参考电压，以输出所述反熔丝存储单元存储的1bit数据。2.根据权利要求1所述的反熔丝存储电路，其特征在于，所述补偿模块包括：控制单元，基于所述第三开关管的温度生成调节信号；充电MOS管，源极或漏极的一者用于接收内部电源电压，另一者连接所述传输导线，栅极用于接收所述调节信号；所述调节信号，被配置为，当所述第三开关管温度增大，用于提高所述充电MOS管的充电速度，当所述第三开关管温度减小，用于降低所述充电MOS管的充电速度。3.根据权利要求2所述的反熔丝存储电路，其特征在于，所述控制单元包括：温度获取子单元，用于获取所述第三开关管的温度；信号生成子单元，连接所述温度获取子单元，用于根据所述第三开关管的温度生成所述调节信号。4.根据权利要求2所述的反熔丝存储电路，其特征在于，所述充电MOS管为PMOS，所述充电MOS管的源极用于接收所述内部电源电压，漏极连接所述传输导线，栅极用于接收所述调节信号。5.根据权利要求4所述的反熔丝存储电路，其特征在于，所述调节信号，被配置为：当所述第三开关管温度增大，减小生成的所述调节信号的电压，以增大所述充电MOS管的导通电流；当所述第三开关管温度减小，增大生成的所述调节信号的电压，以减小所述充电MOS管的导通电流。6.根据权利要求1所述的反熔丝存储电路，其特征在于，所述第三开关管，源极或漏极的一端连接所述传输导线，另一端接地，栅极用于接收放电信号，用于根据所述放...

【专利技术属性】
技术研发人员：季汝敏，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：