反熔丝存储电路制造技术

本申请实施例提供一种反熔丝存储电路，包括：存储阵列，包括多个反熔丝存储单元；位线，连接在位线的延伸方向上排列的反熔丝存储单元，反熔丝存储单元通过第一开关管电连接位线；字线，连接在字线的延伸方向上排列的第一开关管；第二开关管，用于使位线连接传输导线；读取模块，第一输入端连接传输导线，第二输入端用于接收参考电压，采样输入端用于接收采样信号；信号产生模块，用于根据预充电电压、预充电信号生成采样信号，其中，预充电信号用于指示对传输导线预充电至预充电电压，采样信号与预充电信号之间的延时长短与预充电电压的电压大小呈正相关，以保证预充电电压较大时，反熔丝存储单元有足够的时间泄放电流，保证读出数据的准确性。数据的准确性。数据的准确性。

【技术实现步骤摘要】
反熔丝存储电路


[0001]本申请涉及半导体电路设计领域，特别涉及一种反熔丝存储电路。

技术介绍

[0002]反熔丝存储器(Anti
‑
fuse)可以通过反熔丝存储单元阵列实现，反熔丝存储单元的栅氧介质在施加高压后会发生击穿，击穿后通路的阻抗减小；通过检测击穿后的通路电阻状态可以读出反熔丝存储单元所存储的信息。
[0003]然而，由于器件的内部电源电压V
DD
存在一定波动，例如，V
DD
的高电压可能达到1.4V，而低电压可能只能达到1.0V，此时如果参考电压保持不变，当V
DD
是高电压时，可能会导致原本会输出低电平的反熔丝存储单元最终读出高电平，导致读出错误。

技术实现思路

[0004]本申请实施例提供一种反熔丝存储电路，对数据读出的采样信号相对于预充电信号进行延时，且延时长短与预充电电压正相关，以保证当预充电电压较大，反熔丝存储单元有足够的时间泄放电流，从而保证读出数据的准确性。
[0005]为解决上述技术问题，本申请实施例提供了一种反熔丝存储电路，包括：存储阵列，包括多个反熔丝存储单元，反熔丝存储单元通过栅极氧化层是否被击穿来表征存储的1bit数据；位线，连接在位线的延伸方向上排列的反熔丝存储单元，反熔丝存储单元通过第一开关管电连接位线；字线，连接在字线的延伸方向上排列的第一开关管，用于根据行选通信号导通被选中的第一开关管，其中，位线的延伸方向和位线的延伸方向相互垂直；第二开关管，用于使位线连接传输导线；读取模块，包括第一输入端、第二输入端、采样输入端，第一输入端连接传输导线，第二输入端用于接收参考电压，采样输入端用于接收采样信号；信号产生模块，用于根据预充电电压、预充电信号生成采样信号，其中，预充电信号用于指示对传输导线预充电至预充电电压，采样信号与预充电信号之间的延时长短与预充电电压的电压大小呈正相关；当采样信号为有效脉冲，读取模块比较第一输入端的输入电压和参考电压，以输出反熔丝存储单元存储的1bit数据。
[0006]与相关技术相比，数据读出的采样信号不再采用固定信号，而是基于预充电信号生成延时信号，采样信号与预充电信号存在延时，且延时大小与预充电电压有关，预充电电压越大，此时反熔丝存储单元需要泄放电流的时间长，此时通过较大延时保证反熔丝存储单元有足够的时间泄放电流；预充电电压越小，此时反熔丝存储单元需要泄放电流的时间短，此时通过较小延时保证反熔丝存储单元能够更快地读出数据；通过弹性设置基于预充电信号生成采样信号的延时大小，既保证了反熔丝存储器数据读出的准确性，也保证了反熔丝存储器数据读出的速度。
[0007]另外，读取模块包括：比较器，包括第一输入端、第二输入端和输出端；锁存器件，包括采样输入端和数据输入端，数据输入端连接比较器的输出端；比较器用于比较第一输入端的输入电压和参考电压，锁存器件用于输出反熔丝存储单元存储的1bit数据。
[0008]另外，信号产生模块包括：信号延时单元，用于接收预充电信号，并对预充电信号进行延时，以输出充电延时信号；脉冲转换单元，接收充电延时信号，并基于充电延时信号生成脉冲信号，并将脉冲信号作为采样信号输入采样输入端。
[0009]另外，信号延时单元包括：第一电流镜、第二电流镜、第一MOS反相器和第二MOS反相器；第一电流镜的第一端通过输入电阻连接预充电电压，第二端连接第二电流镜的第一端；第二电流镜的第一端通过恒流源连接预充电电压，第二端输出第一MOS反相器的驱动电流：第一MOS反相器的输入端用于接收预充电信号，输出端连接第二MOS反相器的输入端；第二MOS反相器的输出端用于输出充电延时信号。通过第一电流镜的第二端作为第二电流镜第一端的支路从而实现第一电流镜连接的预充电电压越大，第二电流镜第二端的电流越小，而第二电流镜第二端的电流作为MOS反相器的驱动电流，驱动电流越大，MOS反相器的延时越小，反之，驱动电流越小，MOS反相器的延时越大，从而实现预充电电压越大，生成的采样信号相对于预充电信号的延时越大。
[0010]另外，第一MOS反相器包括：第一NMOS管和第一PMOS管，第一NMOS管的漏极和第一PMOS管的漏极相连，其中，第一NMOS管的栅极和第一PMOS管的栅极用于接收预充电信号，第一PMOS管的源极用于接收预充电电压，第一NMOS管的源极用于接收第二电流镜输出的驱动电流；第二MOS反相器包括：第二NMOS管和第二PMOS管，第二NMOS管的漏极和第二PMOS管的漏极相连，其中，第二NMOS管的栅极和第二PMOS管的栅极连接第一NMOS管的漏极，第二PMOS管的源极用于接收预充电电压，第二NMOS管的源极接地。
[0011]另外，脉冲转换单元包括：反相电路，包括串联的奇数级反相器，输入端用于接收充电延时信号；与门，一输入端连接反相电路的输出端，另一输入端用于接收充电延时信号，用于根据充电延时信号以及经过反相电路延时后的充电延时信号生成脉冲信号。
[0012]另外，串联的奇数级反相器为串联的3个反相器。
[0013]另外，反熔丝存储电路还包括：电压调整模块，包括串联有多个电阻的分压电路，分压电路的一端用于接收预充电电压，另一端接地，用于对预充电电压分压后生成参考电压输入至第二输入端。通过电压调整模块基于预充电电压调整参考电压，进一步保证反熔丝存储器数据读出的准确性。
[0014]另外，参考电压为预充电电压的60％～80％。
[0015]另外，第一开关管的栅极连接字线，源极或漏极的一端连接反熔丝存储单元，另一端连接位线。
[0016]另外，在位线的延伸方向上，两两第一开关管之间通过同一导电线连接位线。两两第一开关管之间的通过同一导电线连接位线，使得两两第一开关管结构在设计时候可以共用源极或漏极，从而减小反熔丝存储阵列的版图面积，或在相同面积下集成更多反熔丝存储单元。
[0017]另外，第二开关管的栅极用于接收列选通信号，源极或漏极的一端连接位线，另一端连接传输导线，列选通信号用于选择导通被选中的第一开关管所连接的位线。
[0018]另外，反熔丝存储电路还包括：预充电MOS管，源极或漏极的一端用于接收预充电电压，另一端连接传输导线，栅极用于接收预充电信号，预充电MOS管用于根据预充电信号，对传输导线进行预充电至预充电电压。
[0019]另外，反熔丝存储电路还包括：第三开关管，源极或漏极的一端连接传输导线，另
一端接地，栅极用于接收放电信号，用于根据放电信号，对传输导线中的电荷进行放电。在反熔丝存储阵列的数据编程阶段，通过第三开关管泄放传输导线中的电荷，以保证对反熔丝存储阵列数据编程的准确性，
[0020]另外，反熔丝存储电路还包括：稳压电容，一侧电极板连接传输导线，另一侧电极板接地，用于稳定传输导线的电压。
附图说明
[0021]图1为本申请实施例提供的反熔丝存储电路的电路结构示意图；
[0022]图2为本申请实施例提供的信号产生模块的结构示意图；...

【技术保护点】

【技术特征摘要】
1.一种反熔丝存储电路，其特征在于，包括：存储阵列，包括多个反熔丝存储单元，所述反熔丝存储单元通过栅极氧化层是否被击穿来表征存储的1bit数据；位线，连接在所述位线的延伸方向上排列的所述反熔丝存储单元，所述反熔丝存储单元通过第一开关管电连接所述位线；字线，连接在所述字线的延伸方向上排列的所述第一开关管，用于根据行选通信号导通被选中的所述第一开关管，其中，所述位线的延伸方向和所述位线的延伸方向相互垂直；第二开关管，用于使所述位线连接传输导线；读取模块，包括第一输入端、第二输入端、采样输入端，所述第一输入端连接所述传输导线，所述第二输入端用于接收参考电压，所述采样输入端用于接收采样信号；信号产生模块，用于根据预充电电压、预充电信号生成所述采样信号，其中，所述预充电信号用于指示对所述传输导线预充电至所述预充电电压，所述采样信号与所述预充电信号之间的延时长短与所述预充电电压的电压大小呈正相关；当所述采样信号为有效脉冲，所述读取模块比较所述第一输入端的输入电压和所述参考电压，以输出所述反熔丝存储单元存储的1bit数据。2.根据权利要求1所述的反熔丝存储电路，其特征在于，所述读取模块包括：比较器，包括所述第一输入端、所述第二输入端和输出端；锁存器件，包括所述采样输入端和数据输入端，所述数据输入端连接所述比较器的输出端；所述比较器用于比较所述第一输入端的输入电压和所述参考电压，所述锁存器件用于输出所述反熔丝存储单元存储的1bit数据。3.根据权利要求2所述的反熔丝存储电路，其特征在于，所述信号产生模块包括：信号延时单元，用于接收所述预充电信号，并对所述预充电信号进行延时，以输出充电延时信号；脉冲转换单元，接收所述充电延时信号，并基于所述充电延时信号生成脉冲信号，并将所述脉冲信号作为所述采样信号输入所述采样输入端。4.根据权利要求3所述的反熔丝存储电路，其特征在于，所述信号延时单元包括：第一电流镜、第二电流镜、第一MOS反相器和第二MOS反相器；所述第一电流镜的第一端通过输入电阻连接所述预充电电压，第二端连接所述第二电流镜的第一端；所述第二电流镜的第一端通过恒流源连接所述预充电电压，第二端输出所述第一MOS反相器的驱动电流：所述第一MOS反相器的输入端用于接收所述预充电信号，输出端连接所述第二MOS反相器的输入端；所述第二MOS反相器的输出端用于输出所述充电延时信号。5.根据权利要求4所述的反熔丝存储电路，其特征在于，包括：所述第一MOS反相器包括：第一NMOS管和第一PMOS管，所述第一NMOS管的漏极和所述第一PMOS管的漏极相连，其中，所述第一NMOS管的栅极和所述第一PMOS管的栅极用于接收所述...

【专利技术属性】
技术研发人员：季汝敏，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：