一次性可编程存储装置制造方法及图纸

一次性可编程(OTP)存储装置包括存取晶体管、字线、电压线、阱、第一填充氧化物层、第一半导体层和位线。所述存取晶体管包括：栅极结构，所述栅极结构位于衬底上；以及第一杂质区和第二杂质区，所述第一杂质区和所述第二杂质区分别位于所述衬底的与所述栅极结构相邻的部分处。所述字线电连接到所述栅极结构。所述电压线电连接到所述第一杂质区。所述阱位于所述衬底的上部，并且掺杂有具有第一导电类型的杂质。所述第一填充氧化物层形成在所述阱上。所述第一半导体层形成在所述第一填充氧化物层上，并且掺杂有具有所述第一导电类型的杂质，并且电连接到所述第二杂质区。所述位线电连接到所述阱。到所述阱。到所述阱。

【技术实现步骤摘要】
一次性可编程存储装置


[0001]本专利技术构思的示例实施例涉及半导体集成电路，更具体地，涉及一次性可编程(OTP)存储装置和操作OTP存储装置的方法。

技术介绍

[0002]在一次性可编程(OTP)存储装置中，可以使用多个OTP单元存储数据，每个OTP单元可以具有未编程状态和已编程状态。在断电的情况下，被编程在OTP单元中的数据可以被保留，并且已编程的OTP单元可以处于已编程的OPC单元无法再次被重新编程的不可逆状态。OTP单元可以包括熔丝或反熔丝，并且可以通过高电压击穿OTP单元中包括的栅极绝缘层来被电编程。
[0003]每个OTP单元中可以存储一位数据，并且如果存储在每个OTP单元中的数据增加，则包括OTP单元的OTP存储装置的尺寸会减小。

技术实现思路

[0004]本专利技术构思的示例实施例提供了具有增强的电特性的一次性可编程(OTP)存储装置。
[0005]本专利技术构思的示例实施例提供了操作具有增强的电特性的一次性可编程(OTP)存储装置的方法。
[0006]根据本专利技术构思的示例实施例，提供一种一次性可编程(OTP)存储装置。所述OTP存储装置可以包括存取晶体管、字线、电压线、第一阱、第一填充氧化物层、第一半导体层和位线。所述存取晶体管可以包括：栅极结构，所述栅极结构位于衬底上；以及第一杂质区和第二杂质区，所述第一杂质区和所述第二杂质区分别位于所述衬底的与所述栅极结构相邻的部分处。所述字线可以电连接到所述栅极结构。所述电压线可以电连接到所述第一杂质区。所述第一阱可以形成在所述衬底的上部，并且可以掺杂有具有第一导电类型的杂质。所述第一填充氧化物层可以形成在所述第一阱上。所述第一半导体层可以形成在所述第一填充氧化物层上，并且可以掺杂有具有所述第一导电类型的杂质并且电连接到所述第二杂质区。所述位线可以电连接到所述第一阱。
[0007]根据本专利技术构思的示例实施例，提供一种一次性可编程(OTP)存储装置。所述OTP存储装置可以包括存取晶体管、第一阱、第一填充氧化物层、第一半导体层、反熔丝、字线、位线、电压线和感测线。所述存取晶体管可以包括：第一栅极结构，所述第一栅极结构位于衬底上；以及第一杂质区和第二杂质区，所述第一杂质区和所述第二杂质区分别位于所述衬底的与所述第一栅极结构相邻的部分处。所述第一阱可以形成在所述衬底的上部，并且可以掺杂有具有第一导电类型的杂质。所述第一填充氧化物层可以形成在所述第一阱上。所述第一半导体层可以形成在所述第一填充氧化物层上，并且所述第一半导体层的至少一部分可以掺杂有具有所述第一导电类型的杂质。所述反熔丝可以包括：第二栅极结构，所述第二栅极结构位于所述第一半导体层上；以及第三杂质区和第四杂质区，所述第三杂质区
和所述第四杂质区分别位于所述第一半导体层的与所述第二栅极结构相邻的部分处。所述字线可以电连接到所述第一栅极结构。所述位线可以电连接到所述第一杂质区。所述电压线可以电连接到所述第四杂质区。所述感测线可以电连接到所述第一阱。所述第二栅极结构和所述第二杂质区可以彼此电连接。
[0008]根据本专利技术构思的示例实施例，提供一种一次性可编程(OTP)存储装置。所述OTP存储装置可以包括存取晶体管和反熔丝。所述存取晶体管可以包括：栅极结构，所述栅极结构位于衬底上；以及源极区和漏极区，所述源极区和所述漏极区分别位于所述衬底的与所述栅极结构相邻的部分处。所述反熔丝可以电连接到所述源极区。所述反熔丝可以包括：n型阱，所述n型阱在所述衬底的上部掺杂有n型杂质；填充氧化物层，所述填充氧化物层位于所述n型阱上；以及半导体层，所述半导体层在所述填充氧化物层上掺杂有n型杂质，并且电连接到所述源极区。
[0009]根据本专利技术构思的示例实施例，提供一种一次性可编程(OTP)存储装置。所述OTP存储装置可以包括存取晶体管、第一反熔丝和第二反熔丝。所述存取晶体管可以包括：第一栅极结构，所述第一栅极结构位于所述衬底上；以及第一杂质区和第二杂质区，所述第一杂质区和所述第二杂质区分别位于所述衬底的与所述第一栅极结构相邻的部分处。所述第一反熔丝可以电连接到所述第二杂质区，并且可以包括：第二栅极结构，所述第二栅极结构位于所述衬底上；以及第三杂质区和第四杂质区，所述第三杂质区和所述第四杂质区分别位于所述衬底的与所述第二栅极结构相邻的部分处。所述第二反熔丝可以形成在所述衬底上，并且可以包括：填充氧化物层，所述填充氧化物层设置在位于所述衬底的上部的掺杂有n型杂质的n型阱和所述第四杂质区之间，并且电连接到所述n型阱和所述第四杂质区。
[0010]根据本专利技术构思的示例实施例，提供了一种操作包括一次性可编程(OTP)存储单元的OTP存储装置的方法，所述OTP存储装置可以包括存取晶体管，所述存取晶体管包括位于衬底上的栅极结构以及分别位于所述衬底的与所述栅极结构相邻的部分处的源极区和漏极区，并且所述OTP存储装置可以包括反熔丝，所述反熔丝电连接到所述源极区，并且包括位于所述衬底的上部的掺杂有n型杂质的n型阱、位于所述n型阱上的填充氧化层以及位于所述填充氧化层上并且电连接到所述源极区的掺杂有n型杂质的半导体层。在所述方法中，可以通过向所述栅极结构施加比所述存取晶体管的阈值电压高的选择电压、向所述漏极区施加比所述反熔丝的击穿电压高的编程电压并且向所述n型阱施加比所述编程电压低的编程许可电压来对所述OTP存储单元进行编程。
[0011]根据本专利技术构思的示例实施例，提供一种操作包括一次性可编程(OTP)存储单元的OTP存储装置的方法，所述OTP存储装置可以包括存取晶体管，所述存取晶体管包括位于衬底上的第一栅极结构以及分别位于所述衬底的与所述第一栅极结构相邻的部分处的第一杂质区和第二杂质区，所述OTP存储装置可以包括第一反熔丝，所述第一反熔丝包括电连接到所述衬底上的所述第二杂质区的第二栅极结构以及分别位于所述衬底的与所述第二栅极结构相邻的部分处的第三杂质区和第四杂质区，并且所述OTP存储装置可以包括第二反熔丝，所述第二反熔丝包括设置在掺杂有n型杂质的n型阱和所述第四杂质区之间的填充氧化物层。在所述方法中，可以通过向所述第一栅极结构施加比所述存取晶体管的阈值电压高的选择电压、向所述第四杂质区施加比所述第一反熔丝和/或所述第二反熔丝的击穿电压高的编程电压、向所述第一杂质区和/或所述n型阱施加比所述编程电压低的编程允许
电压以及向所述第一杂质区或所述n型阱施加比所述编程允许电压高的编程禁止电压来对所述OTP存储单元进行编程。
[0012]在OTP存储装置中，包括在SOI衬底中的填充氧化物层可以用作反熔丝，因此，与仅使用栅极绝缘图案作为反熔丝的传统OTP存储器件相比，可以存储更多数据，使得OTP存储器件可以具有增强的集成度。
附图说明
[0013]图1为示出了根据本专利技术构思的示例实施例的OTP存储装置的框图。
[0014]图2为示出了根据示例实施例的OTP存储单元的截面图。
[0015]图3为示出了根据示例实施例的OTP存储单元的电连接关系和操作方法的电路图。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一次性可编程存储装置，所述一次性可编程存储装置包括：存取晶体管，所述存取晶体管包括：栅极结构，所述栅极结构位于衬底上；以及第一杂质区和第二杂质区，所述第一杂质区和所述第二杂质区分别位于所述衬底的与所述栅极结构相邻的部分处；字线，所述字线电连接到所述栅极结构；电压线，所述电压线电连接到所述第一杂质区；第一阱，所述第一阱位于所述衬底的上部，所述第一阱掺杂有具有第一导电类型的杂质；第一填充氧化物层，所述第一填充氧化物层位于所述第一阱上；第一半导体层，所述第一半导体层位于所述第一填充氧化物层上，所述第一半导体层掺杂有具有所述第一导电类型的杂质，并且电连接到所述第二杂质区；和位线，所述位线电连接到所述第一阱。2.根据权利要求1所述的一次性可编程存储装置，其中，所述第一导电类型是n型。3.根据权利要求1所述的一次性可编程存储装置，其中，所述第一杂质区和所述第二杂质区均包括具有所述第一导电类型的杂质。4.根据权利要求1所述的一次性可编程存储装置，所述一次性可编程存储装置还包括：第二阱，所述第二阱位于所述衬底的上部，所述第二阱掺杂有具有不同于所述第一导电类型的第二导电类型的杂质，其中，所述存取晶体管形成在所述第二阱上。5.根据权利要求4所述的一次性可编程存储装置，所述一次性可编程存储装置还包括：第二填充氧化物层，所述第二填充氧化物层位于所述第二阱上；和第二半导体层，所述第二半导体层位于所述第二填充氧化物层上，其中，所述第一杂质区和所述第二杂质区形成在所述第二半导体层中，并且其中，所述栅极结构接触所述第二半导体层的上表面。6.根据权利要求1所述的一次性可编程存储装置，所述一次性可编程存储装置还包括：第一接触插塞，所述第一接触插塞电连接到所述栅极结构和所述字线，并且设置在所述栅极结构和所述字线之间；第二接触插塞，所述第二接触插塞电连接到所述第一杂质区和所述电压线，并且设置在所述第一杂质区和所述电压线之间；和第三接触插塞，所述第三接触插塞电连接到所述第一阱和所述位线，并且设置在所述第一阱和所述位线之间。7.根据权利要求1所述的一次性可编程存储装置，其中：所述存取晶体管、所述第一阱、所述第一填充氧化物层和所述第一半导体层形成一次性可编程存储单元，所述字线在平行于所述衬底的上表面的第一方向上延伸，所述电压线和所述位线均在平行于所述衬底的上表面并且与所述第一方向相交的第二方向上延伸，并且所述一次性可编程存储单元是在所述第一方向和所述第二方向上以矩阵图案布置的多个一次性可编程存储单元之一。
8.根据权利要求1所述的一次性可编程存储装置，其中，当比所述存取晶体管的阈值电压高的选择电压施加到所述字线，比所述第一填充氧化物层的击穿电压高的编程电压施加到所述电压线，并且编程允许电压施加到所述位线时，所述第一填充氧化物层被击穿，使得所述第一阱和所述第一半导体层彼此电短路。9.一次性可编程存储装置，所述一次性可编程存储装置包括：存取晶体管，所述存取晶体管包括：第一栅极结构，所述第一栅极结构位于衬底上；以及第一杂质区和第二杂质区，所述第一杂质区和所述第二杂质区分别位于所述衬底的与所述第一栅极结构相邻的部分处；第一阱，所述第一阱位于所述衬底的上部，所述第一阱掺杂有具有第一导电类型的杂质；第一填充氧化物层，所述第一填充氧化物层位于所述第一阱上；第一半导体层，所述第一半导体层位于所述第一填充氧化物层上，所述第一半导体层的至少一部分掺杂有具有所述第一导电类型的杂质；反熔丝，所述反熔丝包括：第二栅极结构，所述第二栅极结构位于所述第一半导体层上；以及第三杂质区和第四杂质区，所述第三杂质区和所述第四杂质区分别位于所述第一半导体层的与所述第二栅极结构相邻的部分处；字线，所述字线电连接到所述第一栅极结构；位线，所述位线电连接到所述第一杂质区；电压线，所述电压线电连接到所述第四杂质区；和感测线，所述感测线电连接到所述第一阱，其中，所述第二栅极结构和所述第二杂质区彼此电连接。10.根据权利要求9所述的一次性可编程存储装置，其中，所述第一导电类型是n型。11.根据权利要求9所述的一次性可编程存储装置，其中，所述第一杂质区和所述第二杂质区均包括具有所述第一导电类型的杂质。12.根据权利要求9所述的一次性可编程存储装置，所述一次性可编程存储装置还包括：第二阱，所述第二阱...

【专利技术属性】
技术研发人员：崔训诚，朴镇优，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：