测试结构及测试方法技术

本发明专利技术提供了一种测试结构及测试方法，所述测试结构包括：衬底；器件结构，形成于所述衬底上；第一保护二极管和第二保护二极管，形成于所述衬底中，所述第一保护二极管和所述第二保护二极管与所述器件结构并联，所述第一保护二极管与所述第二保护二极管的极性相反；第一金属互连结构和第二金属互连结构，所述第一金属互连结构与所述器件结构电连接，所述第二金属互连结构与所述第一保护二极管和所述第二保护二极管电连接，所述第一金属互连结构与所述第二金属互连结构之间连接有保险丝结构。本发明专利技术的技术方案在提高对器件结构的保护效果的同时，还能避免对器件结构的测试造成影响。还能避免对器件结构的测试造成影响。还能避免对器件结构的测试造成影响。

【技术实现步骤摘要】
测试结构及测试方法


[0001]本专利技术涉及半导体集成电路制造领域，特别涉及一种测试结构及测试方法。

技术介绍

[0002]在沉积和刻蚀等工艺过程中，会向晶圆表面进行等离子体轰击，使得在晶圆表面产生游离的正电荷和负电荷，而这些游离电荷会通过晶圆表面的导体导到用于进行可靠性和WAT测试的测试结构中的器件结构中，例如当器件结构为MOS晶体管时，游离电荷会被导到MOS晶体管中的栅极层和栅氧层处而导致栅氧层受损，从而影响半导体器件的性能。
[0003]其中，为了避免器件结构受损，目前是在测试结构中增加与器件结构并联的保护二极管来导走游离电荷。但是，当测试结构中增加了与器件结构并联的保护二极管时，为了能够后续对半导体器件正常进行测试，需要特别选择保护二极管的极性(例如当器件结构为MOS晶体管时，为了正常进行反型测试，NMOS必须选择N/P二极管而不能选择P/N二极管，PMOS必须选择P/N二极管而不能选择N/P二极管)，但这样会导致保护二极管无法同时导走游离的正电荷和负电荷，进而导致对器件结构的保护效果不好。
[0004]因此，需要对测试结构进行改进，以解决上述问题。

技术实现思路

[0005]本专利技术的目的在于提供一种测试结构及测试方法，使得在提高对器件结构的保护效果的同时，还能避免对器件结构的测试造成影响。
[0006]为实现上述目的，本专利技术提供了一种测试结构，包括：
[0007]衬底；
[0008]器件结构，形成于所述衬底上；
[0009]第一保护二极管和第二保护二极管，形成于所述衬底中，所述第一保护二极管和所述第二保护二极管与所述器件结构并联，所述第一保护二极管与所述第二保护二极管的极性相反；
[0010]第一金属互连结构和第二金属互连结构，所述第一金属互连结构与所述器件结构电连接，所述第二金属互连结构与所述第一保护二极管和所述第二保护二极管电连接，所述第一金属互连结构与所述第二金属互连结构之间连接有保险丝结构。
[0011]可选地，所述测试结构还包括：
[0012]第一焊盘，通过所述第一金属互连结构与所述器件结构电连接；
[0013]第二焊盘，通过所述第二金属互连结构与所述第一保护二极管和所述第二保护管电连接，所述第一金属互连结构和所述第二金属互连结构均包括金属互连线以及与所述金属互连线电连接的导电插塞。
[0014]可选地，所述保险丝结构为金属线，所述金属线相比所述金属互连线更容易断开形成开路。
[0015]可选地，所述保险丝结构包括依次形成于所述衬底上的绝缘介质层、多晶硅层和
金属硅化物层，所述金属硅化物层的纵向截面积小于所述金属互连线的纵向截面积。
[0016]可选地，所述器件结构为MOS晶体管，所述MOS晶体管包括依次形成于所述衬底上的栅氧层和所述栅极层，所述MOS晶体管为NMOS晶体管或PMOS晶体管；所述器件结构为电容结构，所述电容结构包括依次形成于所述衬底上的氧化层、浮栅层、栅间介质层和控制栅层，或者，所述电容结构包括所述衬底以及依次形成于所述衬底上的栅氧层和控制栅层。
[0017]本专利技术还提供一种测试方法，包括：
[0018]提供包含如权利要求1所述的测试结构的晶圆；
[0019]执行生产工艺，所述生产工艺在所述晶圆表面产生的游离的正电荷和负电荷分别通过所述第一保护二极管与所述第二保护二极管导走。
[0020]可选地，所述测试方法还包括：
[0021]形成第一焊盘，所述第一焊盘通过所述第一金属互连结构与所述器件结构电连接；
[0022]形成第二焊盘，所述第二焊盘通过所述第二金属互连结构与所述第一保护二极管和所述第二保护管电连接，所述第一金属互连结构和所述第二金属互连结构均包括金属互连线以及与所述金属互连线电连接的导电插塞。
[0023]可选地，所述测试方法还包括：
[0024]将所述第一焊盘接地以及对所述第二焊盘施加正电压，以使得所述保险丝结构断开。
[0025]可选地，所述保险丝结构为金属线，所述金属线相比所述金属互连线更容易断开形成开路；在将所述第一焊盘接地以及对所述第二焊盘施加正电压之后，所述金属线断开。
[0026]可选地，所述保险丝结构包括依次形成于所述衬底上的绝缘介质层、多晶硅层和金属硅化物层，所述金属硅化物层的纵向截面积小于所述金属互连线的纵向截面积；在将所述第一焊盘接地以及对所述第二焊盘施加正电压之后，所述金属硅化物层断开。
[0027]可选地，在所述保险丝结构断开之后，所述测试方法还包括：
[0028]对所述器件结构执行测试。
[0029]可选地，所述生产工艺包括沉积工艺或刻蚀工艺。
[0030]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0031]1、本专利技术的测试结构，包括：衬底；器件结构，形成于所述衬底上；第一保护二极管和第二保护二极管，形成于所述衬底中，所述第一保护二极管和所述第二保护二极管与所述器件结构并联，所述第一保护二极管与所述第二保护二极管的极性相反；第一金属互连结构和第二金属互连结构，所述第一金属互连结构与所述器件结构电连接，所述第二金属互连结构与所述第一保护二极管和所述第二保护二极管电连接，所述第一金属互连结构与所述第二金属互连结构之间连接有保险丝，使得在提高对所述器件结构的保护效果的同时，还能避免对器件结构的测试造成影响。
[0032]2、本专利技术的测试方法，通过提供包含所述的测试结构的晶圆；执行生产工艺，所述生产工艺在所述晶圆表面产生的游离的正电荷和负电荷分别通过所述第一保护二极管与所述第二保护二极管导走，使得在提高对所述器件结构的保护效果的同时，还能避免对器件结构的测试造成影响。
附图说明
[0033]图1a是本专利技术一实施例的测试结构的示意图；
[0034]图1b是图1a所示的测试结构中的金属线和金属互连线的俯视示意图；
[0035]图2是本专利技术另一实施例的测试结构的示意图；
[0036]图3是图1a所示的测试结构中的保险丝结构断开后的示意图；
[0037]图4是图2所示的测试结构中的保险丝结构断开后的示意图；
[0038]图5是本专利技术一实施例的测试方法的流程图。
[0039]其中，附图1a～图5的附图标记说明如下：
[0040]11
‑
衬底；121
‑
栅氧层；122
‑
栅极层；123
‑
源极区；124
‑
漏极区；131
‑
第一离子掺杂区；132
‑
第二离子掺杂区；141
‑
第三离子掺杂区；142
‑
第四离子掺杂区；15
‑
第一焊盘；16
‑
第二焊盘；17
‑
金属互连线；18
‑
导电插塞；19
‑
金属线；211
...

【技术保护点】

【技术特征摘要】
1.一种测试结构，其特征在于，包括：衬底；器件结构，形成于所述衬底上；第一保护二极管和第二保护二极管，形成于所述衬底中，所述第一保护二极管和所述第二保护二极管与所述器件结构并联，所述第一保护二极管与所述第二保护二极管的极性相反；第一金属互连结构和第二金属互连结构，所述第一金属互连结构与所述器件结构电连接，所述第二金属互连结构与所述第一保护二极管和所述第二保护二极管电连接，所述第一金属互连结构与所述第二金属互连结构之间连接有保险丝结构。2.如权利要求1所述的测试结构，其特征在于，所述测试结构还包括：第一焊盘，通过所述第一金属互连结构与所述器件结构电连接；第二焊盘，通过所述第二金属互连结构与所述第一保护二极管和所述第二保护管电连接，所述第一金属互连结构和所述第二金属互连结构均包括金属互连线以及与所述金属互连线电连接的导电插塞。3.如权利要求2所述的测试结构，其特征在于，所述保险丝结构为金属线，所述金属线相比所述金属互连线更容易断开形成开路。4.如权利要求2所述的测试结构，其特征在于，所述保险丝结构包括依次形成于所述衬底上的绝缘介质层、多晶硅层和金属硅化物层，所述金属硅化物层的纵向截面积小于所述金属互连线的纵向截面积。5.如权利要求1～4中任一项所述的测试结构，其特征在于，所述器件结构为MOS晶体管，所述MOS晶体管包括依次形成于所述衬底上的栅氧层和所述栅极层，所述MOS晶体管为NMOS晶体管或PMOS晶体管；所述器件结构为电容结构，所述电容结构包括依次形成于所述衬底上的氧化层、浮栅层、栅间介质层和控制栅层，或者，所述电容结构包括所述衬底以及依次形...

【专利技术属性】
技术研发人员：王帆，刘棋，钟朝枫，于鹏，潘妍宏，方明海，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：