一种芯片测试结构及芯片测试方法技术

本申请实施例提供一种芯片测试结构及芯片测试方法，所述芯片测试结构包括转接板和位于所述转接板上的多个芯片，以及位于所述转接板上的多个测试点位；所述多个测试点位串联连接，且所述多个测试点位的电性连接线设置于所述转接板的转接板布线层，且相邻测试电位的电性连接线包括多个子连接线，且不同子连接线位于所述转接板布线层的不同高度，所述多个子连接线基于所述转接板布线层的高度依次连接；其中，在所述多个测试点位的测试电位显示为开路连接时，指示所述转接板碎裂或存在裂纹。本申请实施例能够准确、高效的确定转接板是否出现碎裂或产生裂纹，实现在封装工序的全流程中对转接板进行检测。转接板进行检测。转接板进行检测。

【技术实现步骤摘要】
一种芯片测试结构及芯片测试方法


[0001]本申请实施例涉及芯片
，具体涉及一种芯片测试结构及芯片测试方法。

技术介绍

[0002]芯片的制造过程主要分为晶圆制造(Wafer Fabrication)、封装工序(Packaging)和测试工序(Test)几个步骤，但是，在将芯片晶粒通过转接板进行封装时，对转接板具有一定的应力作用，导致转接板在芯片封装过程中容易发生碎裂或产生裂纹，使得封装后的芯片质量不佳。
[0003]可见，如何在封装工艺的全流程中实现检测转接板是否出现碎裂或产生裂纹是本领域技术人员亟需解决的技术问题。

技术实现思路

[0004]有鉴于此，本申请实施例提供一种芯片测试结构及芯片测试方法，以准确、高效的确定转接板是否出现碎裂或产生裂纹，实现在封装工序的全流程中对转接板进行检测。
[0005]为解决上述问题，本申请实施例提供如下技术方案：
[0006]第一方面，本申请实施例提供一种芯片测试结构，包括：转接板和位于所述转接板上的多个芯片，以及位于所述转接板上的多个测试点位；
[0007]所述多个测试点位串联连接，且所述多个测试点位的电性连接线设置于所述转接板的转接板布线层，且相邻测试电位的电性连接线包括多个子连接线，且不同子连接线位于所述转接板布线层的不同高度，所述多个子连接线基于所述转接板布线层的高度依次连接；其中，在所述多个测试点位的测试电位显示为开路连接时，指示所述转接板碎裂或存在裂纹。
[0008]可选的，所述多个测试点位的子连接线依据所述转接板布线层的布线分布顺序，在所述转接板的剖面上，呈蛇形连接。
[0009]可选的，所述多个测试点位至少包括第一测试点位、第二测试点位和第三测试点位；
[0010]所述第一测试点位与所述第二测试点位在所述转接板上的位置间隔为第一值，所述第一测试点位与所述第三测试点位在所述转接板上的位置间隔为第二值，所述第二测试点位与所述第三测试点位在所述转接板上位置间隔为第三值；其中，所述第二值和所述第三值为基于所述第一值确定得到，且所述第二值与所述第三值相等；
[0011]若所述第一测试点位与所述第二测试点位开路连接，则所述第三测试点位确定为所述第一测试点位或所述第二测试点位。
[0012]可选的，在围绕所述转接板的多个测试点位的分布方向上，所述第一测试位点和所述第二测试位点分别位于起点和终点，所述第一值为在所述转接板上的位置间隔的最大值。
[0013]可选的，所述转接板布线层包括第一中介层和键合于所述第一中介层下方的第二
中介层，所述第一中介层的电性连接线与所述第二中介层的电性连接线相连通；
[0014]依据所述多个测试点位的测试电位，确定所述第一中介层和所述第二中介层的键合质量。
[0015]可选的，对应测试点位的多个子连接线构成梳形短路测量结构，且相邻测试点位之间的梳形短路测量结构断路连接；其中，在所述多个测试点位的测试电位显示为短路连接时，指示所述多个测试点位在所述转接板的正面短接；
[0016]或者，相邻测试点位之间对应设置有堆叠通孔的蛇形开路测量结构；其中，在所述多个测试点位的测试电位显示为开路连接时，指示所述多个测试点位在所述转接板的正面断接。
[0017]可选的，所述转接板设置有多个与所述测试点位电连接的通孔电极，所述芯片设置有贯穿所述芯片的多个互连结构；
[0018]所述芯片键合至所述转接板上，其中，所述互连结构底部与所述通孔电极连接，所述互连结构顶部设置互连焊球；
[0019]在所述测试点位和与所述测试点位电连接的所述互连焊球施加电压时，与所述测试点位电连接的互连焊球的测试电位显示为预设电位时，指示所述互连焊球与所述互连结构电连接。
[0020]可选的，以芯片电路结构两端的焊球为电路测试焊球，在所述电路测试焊球间设置芯片电路测试结构，所述芯片电路测试结构用于电连接所述电路测试焊球，在与所述电路测试焊球电连接的所述测试点位的测试电位显示为开路连接时，指示所述芯片电路结构损伤。
[0021]可选的，所述转接板背离所述芯片一侧的通孔电极上设置有转接焊球，在设置转接焊球的通孔电极的焊球上设置转接焊球测试结构，所述转接焊球用于短接所述转接焊球测试结构，在所述转接焊球上施加测试电压时，所述转接焊球之间的测试电位显示所述转接焊球为短接时，指示所述转接焊球与所述通孔电极电连接。
[0022]可选的，还包括基板，所述基板中设置有转接结构和位于转接结构底部的底部焊球，所述转接板基于所述转接焊球与所述基板的转接结构连接至所述底部焊球；
[0023]在所述底部焊球上施加测试电压至短接的通孔电极，在所述底部焊球间的测试电位显示所述底部焊球为短路时，指示所述底部焊球与所述转接板电连接。
[0024]可选的，在所述底部焊球上施加测试电压至短接的互连焊球，在所述底部焊球间的测试电位显示所述底部焊球为短路时，指示所述底部焊球与所述芯片电连接。
[0025]可选的，在所述底部焊球上施加测试电压至由互连焊球和通孔电极混接的短接电路，在所述底部焊球间的测试电位显示所述底部焊球为短路时，指示所述底部焊球与所述芯片和所述转接板电连接。
[0026]第二方面，本申请实施例还提供一种芯片测试方法，包括：
[0027]提供芯片测试结构，所述芯片测试结构包括转接板和位于所述转接板上的多个芯片，以及位于所述转接板上的多个测试点位；所述多个测试点位串联连接，且所述多个测试点位的电性连接线设置于所述转接板的转接板布线层，且相邻测试电位的电性连接线包括多个子连接线，不同子连接线位于所述转接板布线层的不同高度，所述多个子连接线基于所述转接板布线层的高度依次连接；
[0028]测量所述多个测试点位的测试电位，其中，在所述多个测试点位的测试电位显示为开路连接时，指示所述转接板碎裂或存在裂纹。
[0029]可选的，所述测量所述多个测试点位的测试电位，包括：
[0030]在围绕所述转接板的多个测试点位的分布方向上，确定第一测试点位和第二测试点位；
[0031]测量所述第一测试点位和所述第二测试点位的测试电位；
[0032]其中，初始测试时，所述第一测试点位与所述第二测试点位在所述转接板上的位置间隔为第一值。
[0033]可选的，若所述第一测试点位和所述第二测试点位的测试电位显示开路连接时，将第三测试点位确定为所述第一测试点位或所述第二测试点位，所述第三测试点位基于所述第一值确定得到。
[0034]可选的，所述转接板布线层包括第一中介层和第二中介层，且所述第二中介层键合于所述第一中介层下方，所述第一中介层的电性连接线与所述第二中介层的电性连接线相连通；
[0035]所述测量所述多个测试点位的测试电位，还包括：
[0036]根据所述多个测试点位的测试电位，确定所述第一中介层和所述第二中介层的键合质量。
[0037]可选的，在所述转接板设置有测试点位的一面，所述测试点本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试结构，其特征在于，包括：转接板和位于所述转接板上的多个芯片，以及位于所述转接板上的多个测试点位；所述多个测试点位串联连接，且所述多个测试点位的电性连接线设置于所述转接板的转接板布线层，且相邻测试电位的电性连接线包括多个子连接线，且不同子连接线位于所述转接板布线层的不同高度，所述多个子连接线基于所述转接板布线层的高度依次连接；其中，在所述多个测试点位的测试电位显示为开路连接时，指示所述转接板碎裂或存在裂纹。2.根据权利要求1所述的芯片测试结构，其特征在于，所述多个测试点位的子连接线依据所述转接板布线层的布线分布顺序，在所述转接板的剖面上，呈蛇形连接。3.根据权利要求2所述的芯片测试结构，其特征在于，所述多个测试点位至少包括第一测试点位、第二测试点位和第三测试点位；所述第一测试点位与所述第二测试点位在所述转接板上的位置间隔为第一值，所述第一测试点位与所述第三测试点位在所述转接板上的位置间隔为第二值，所述第二测试点位与所述第三测试点位在所述转接板上位置间隔为第三值；其中，所述第二值和所述第三值为基于所述第一值确定得到，且所述第二值与所述第三值相等；若所述第一测试点位与所述第二测试点位开路连接，则所述第三测试点位确定为所述第一测试点位或所述第二测试点位。4.根据权利要求3所述的芯片测试结构，其特征在于，在围绕所述转接板的多个测试点位的分布方向上，所述第一测试位点和所述第二测试位点分别位于起点和终点，所述第一值为在所述转接板上的位置间隔的最大值。5.根据权利要求1所述的芯片测试结构，其特征在于，所述转接板布线层包括第一中介层和键合于所述第一中介层下方的第二中介层，所述第一中介层的电性连接线与所述第二中介层的电性连接线相连通；依据所述多个测试点位的测试电位，确定所述第一中介层和所述第二中介层的键合质量。6.根据权利要求1所述的芯片测试结构，其特征在于，对应测试点位的多个子连接线构成梳形短路测量结构，且相邻测试点位之间的梳形短路测量结构断路连接；其中，在所述多个测试点位的测试电位显示为短路连接时，指示所述多个测试点位在所述转接板的正面短接；或者，相邻测试点位之间对应设置有堆叠通孔的蛇形开路测量结构；其中，在所述多个测试点位的测试电位显示为开路连接时，指示所述多个测试点位在所述转接板的正面断接。7.根据权利要求1所述的芯片测试结构，其特征在于，所述转接板设置有多个与所述测试点位电连接的通孔电极，所述芯片设置有贯穿所述芯片的多个互连结构；所述芯片键合至所述转接板上，其中，所述互连结构底部与所述通孔电极连接，所述互连结构顶部设置互连焊球；在所述测试点位和与所述测试点位电连接的所述互连焊球施加电压时，与所述测试点位电连接的互连焊球的测试电位显示为预设电位时，指示所述互连焊球与所述互连结构电连接。
8.根据权利要求7所述的芯片测试结构，其特征在于，以芯片电路结构两端的焊球为电路测试焊球，在所述电路测试焊球间设置芯片电路测试结构，所述芯片电路测试结构用于电连接所述电路测试焊球，在与所述电路测试焊球电连接的所述测试点位的测试电位显示为开路连接时，指示所述芯片电路结构损伤。9.根据权利要求7所述的芯片测试结构，其特征在于，所述转接板背离所述芯片一侧的通孔电极上设置有转接焊球，在设置转接焊球的通孔电极的焊球上设置转接焊球测试结构，所述转接焊球用于短接所述转接焊球测试结构，在所述转接焊球上施加测试电压时，所述转接焊球之间的测试电位显示所述转接焊球为短接时，指示所述转接焊球与所述通孔电极电连接。10.根据权利要求9所述的芯片测试结构，其特征在于，还包括基板，所述基板中设置有转接结构和位于转接结构底部的底部焊球，所述转接板基于所述转接焊球与所述基板的转接结构连接至所述底部焊球；在所述底部焊球上施加测试电压至短接的通孔电极，在所述底部焊球间的测试电位显示所述底部焊球为短路时，指示所述底部焊球与所述转接板电连接。11.根据权利要求10所述的芯片测试结构，其特征在于，在所述底部焊球上施加测试电压至短接的互连焊球，在所述底部焊球间的测试电位显示所述底部焊球为短路时，指示所述底部焊球与所述芯片电连接。12.根据权利要求10所述的芯片测试结构，其特征在于，在所述底部焊球上施加测试电压至由互连焊球和通孔电极混接的短接电路，在所述底部焊球间的测试电位显示所述底部焊球为短路时，指示所述底部焊球与所述芯片和所述转接板电连接。13.一种芯片测试方法，其特征在于，包括：提供芯片测试结构，所述芯片测试结构包括转接板和位于所述转接板上的多个芯片，以及位于所述转接板上的多个测试点位；所述多个测试点位串联连接，且所述多个测试点位的电性连接线设置于所述转接板的转接板布线层，且相邻测试电位的电性连接线包括多个子连接线，不同子连接线位于所述转接板布线层的不同高度，所述多个子连接线基于所述转接...

【专利技术属性】
技术研发人员：薛小帝，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：