半导体芯片及包括该半导体芯片的半导体封装件制造技术

本申请涉及半导体芯片及包括该半导体芯片的半导体封装件。一种半导体芯片包括：芯片主体；重分布层图案，其设置在芯片主体的表面上；对准标记图案，其设置为在芯片主体的表面上与重分布层图案间隔开；第一绝缘图案，其设置为在芯片主体的表面上与重分布层图案的侧表面和对准标记图案的侧表面接触；第二绝缘图案，其设置在重分布层图案上，以保护重分布层图案；以及对准标记保护图案，其设置在对准标记图案上。记图案上。记图案上。

【技术实现步骤摘要】
半导体芯片及包括该半导体芯片的半导体封装件


[0001]本公开总体上涉及包括对准标记保护图案的半导体芯片及包括具有对准标记保护图案的半导体芯片的半导体封装件。

技术介绍

[0002]半导体封装件制造工艺可以包括以半导体芯片为单位将其上已经完成半导体集成工艺的晶圆分离的工艺、将半导体芯片安装在封装基板上并电连接半导体芯片与封装基板的工艺、在封装基板上模制半导体芯片的工艺、以及在设置在封装基板的表面上的连接焊盘上形成焊接连接结构的工艺。
[0003]此外，在半导体封装件制造工艺中，将从晶圆分离出的半导体芯片安装在封装基板上的工艺可以包括检查半导体芯片与封装基板上的预定位置之间的对准程度以将半导体芯片安放在封装基板上的预定位置处的工艺。例如，可以通过确定设置在半导体芯片上的对准标记和设置在封装基板上的对准标记之间的对准程度来执行检查工艺。因此，在检查工艺期间，半导体芯片上的对准标记需要保持不受污染，使得它们的图像能够被检查装置充分地识别。

技术实现思路

[0004]根据本公开的实施方式的半导体芯片可以包括：芯片主体；重分布层图案，其设置在芯片主体的表面上；对准标记图案，其设置为在芯片主体的表面上与重分布层图案间隔开；第一绝缘图案，其设置为在芯片主体的表面上与重分布层图案的侧表面和对准标记图案的侧表面接触；第二绝缘图案，其设置在重分布层图案上，以保护重分布层图案；以及对准标记保护图案，其设置在对准标记图案上。
[0005]根据本公开的另一实施方式的半导体芯片可以包括：芯片主体；重分布层图案和对准标记图案，其设置为在芯片主体的表面上彼此间隔开；绝缘图案，其设置在重分布层图案上；以及对准标记保护图案，其设置在对准标记图案上。对准标记保护图案可以包括金属材料。对准标记保护图案可以弥补对准标记图案与绝缘图案之间的高度差。
[0006]根据本公开的另一实施方式的半导体封装件可以包括：封装基板；以及半导体芯片，其安装在封装基板上方，并且包括用于该半导体芯片在封装基板上方的对准的对准标记图案。半导体芯片可以包括：芯片主体；重分布层图案，其设置在芯片主体的表面上；对准标记图案，其设置为在芯片主体的表面上与重分布层图案间隔开；第一绝缘图案，其设置为在芯片主体的表面上与重分布层图案的侧表面和对准标记图案的侧表面接触；第二绝缘图案，其设置在重分布层图案上，以保护重分布层图案；以及对准标记保护图案，其设置在对准标记图案上并且弥补第二绝缘图案和对准标记图案之间的高度差。
附图说明
[0007]图1是示意性地例示了根据本公开的实施方式的半导体芯片的平面图。
[0008]图2是图1的半导体芯片的边缘区域的放大平面图。
[0009]图3是例示了图2的半导体芯片的边缘区域的沿线I
‑
I
′
截取的截面图。
[0010]图4是例示了图2的半导体芯片的边缘区域的沿线II
‑
II
′
截取的截面图。
[0011]图5、图6、图7、图8、图9和图10是示意性例示了根据本公开的实施方式的制造半导体封装件的方法的截面图。
[0012]图11是例示了图7的半导体封装件的制造工艺的截面图。
具体实施方式
[0013]在下文中，将参照附图详细描述本公开的实施方式。在附图中，为了清楚地表达每个装置的组件，放大了诸如组件宽度和厚度之类的组件尺寸。这里使用的术语可以对应于在实施方式中考虑到它们的功能而选择的词语，并且术语的含义可以根据实施方式所属领域的普通技术人员而被不同地解释。如果明确详细定义了术语，则可以根据定义来解释这些术语。除非另有定义，否则本文中使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。
[0014]此外，除非在上下文中另有明确使用，否则词语的单数形式的表达应理解为包括该词语的复数形式。应当理解，术语“包括”、“包含”或“具有”旨在指定特征、数量、步骤、操作、组件、元件、部件或其组合的存在，但不用于排除添加一个或更多个其它特征、数量、步骤、操作、组件、元件、部件或它们的组合的存在或可能性。将理解的是，当元件、主体、图案或层被称为在另一元件、主体、图案或层“上”或者“连接至”或“联接至”另一元件、主体、图案或层时，它可以直接在另一元件、主体、图案或层上，或者直接连接至或联接至另一元件、主体、图案或层，或者可以存在居间元件、主体、图案或层。相反，当元件被称为“直接”在另一元件、主体、图案或层“上”，或者“直接连接至”或“直接联接至”另一元件、主体、图案或层时，不存在居间元件、主体、图案或层。
[0015]半导体封装件可以包括诸如半导体芯片之类的电子装置，并且半导体芯片可以包括其上集成有电子电路的半导体基板，该电子电路被切割并加工成芯片的形式。半导体芯片可以意指其中集成有诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、NAND闪存(NAND FLASH)、NOR闪存(NOR FLASH)、磁阻随机
‑
存取存储器(MRAM)、电阻随机
‑
存取存储器(ReRAM)、铁电随机
‑
存取存储器(FeRAM)或相变随机
‑
存取存储器(PcRAM)之类的存储器集成电路的存储器芯片、或者在半导体基板上集成有逻辑电路的逻辑芯片、或专用集成电路(ASIC)芯片。此外，半导体芯片可以称为半导体晶片。
[0016]半导体封装件可以包括其上安装有半导体芯片的印刷电路板(PCB)。印刷电路板(PCB)可以包括至少一层或更多层的集成电路图案，并且在本说明书中可以称为封装基板。对于封装基板和半导体芯片之间的通信，可以应用诸如布线接合之类的连接方法。
[0017]半导体封装件可以应用于各种电子信息处理装置，例如，诸如便携式终端之类的信息通信装置、生物或医疗保健相关电子装置、以及人类可穿戴电子装置。
[0018]贯穿本说明书，相同的附图标记指代相同的装置。即使参照一幅附图可能未提及或描述附图标记，也会参照另一幅附图提及或描述该附图标记。此外，即使可能未在一幅附图中示出附图标记，也会在另一幅附图中示出。
[0019]图1是示意性地例示了根据本公开的实施方式的半导体芯片的平面图。图2是图1
的半导体芯片的边缘区域的放大平面图。图3是例示了图2的半导体芯片的边缘区域的沿线I
‑
I
′
截取的截面图。图4是例示了图2的半导体芯片的边缘区域的沿线II
‑
II
′
截取的截面图。
[0020]参照图1和图10，半导体芯片1可以具有包括长边L1和短边L2的矩形形状。如稍后将参照图2至图4描述的，半导体芯片1可以具有设置在长边L1和短边L2相交的角部附近的第一边缘区域E1和第二边缘区域E2中的对准标记图案(未示出)和对准标记保护图案(未示出)。对准标记图案可以用作用于将半导体芯片1a和1b无误差地安放在封装基本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片，该半导体芯片包括：芯片主体；重分布层图案，该重分布层图案设置在所述芯片主体的表面上；对准标记图案，该对准标记图案设置为在所述芯片主体的表面上与所述重分布层图案间隔开；第一绝缘图案，该第一绝缘图案设置为在所述芯片主体的所述表面上与所述重分布层图案的侧表面和所述对准标记图案的侧表面接触；第二绝缘图案，该第二绝缘图案设置在所述重分布层图案上，以保护所述重分布层图案；以及对准标记保护图案，该对准标记保护图案设置在所述对准标记图案上。2.根据权利要求1所述的半导体芯片，其中，所述对准标记图案和所述对准标记保护图案中的每一个包括金属材料。3.根据权利要求1所述的半导体芯片，其中，所述对准标记保护图案设置为覆盖所述对准标记图案。4.根据权利要求1所述的半导体芯片，其中，所述对准标记保护图案包括金属镀覆层，并且其中，所述金属镀覆层包括选自铜Cu、锡Sn和金Au中的至少一种。5.根据权利要求1所述的半导体芯片，其中，所述对准标记保护图案弥补所述对准标记图案的上表面与所述第二绝缘图案的上表面之间的高度差。6.根据权利要求1所述的半导体芯片，其中，所述对准标记保护图案的上表面位于与所述第二绝缘图案的上表面相同的高度处。7.根据权利要求1所述的半导体芯片，其中，所述重分布层图案和所述对准标记图案具有相同的厚度，并且其中，所述第二绝缘图案与所述对准标记保护图案具有相同的厚度。8.根据权利要求1所述的半导体芯片，其中，所述第一绝缘图案设置为围绕所述对准标记图案。9.根据权利要求1所述的半导体芯片，其中，所述对准标记图案和所述对准标记保护图案设置在所述芯片主体的所述表面上的边缘区域中。10.一种半导体芯片，该半导体芯片包括：芯片主体；重分布层图案和对准标记图案，该重分布层图案和该对准标记图案设置为在所述芯片主体的表面上彼此间隔开；绝缘图案，该绝缘图案设置在所述重分布层图案上；以及对准标记保护图案，该对准标记保护图案设置在所述对准标记图案上，其中，所述对准标记保护图案包括金属材料，并且其中，所述对准标记保护图案弥补所述对准标记图案与所述绝缘图案之间的高度差。11.根据权利要求1...

【专利技术属性】
技术研发人员：徐铉哲，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：