布线电路衬底及其制造方法技术

本发明专利技术制备一种部件，其具有布线电路铜箔２１，该铜箔通过由不同的金属形成的抗蚀层２２，形成于凸部形成铜层２３上。通过不对抗蚀层进行蚀刻的蚀刻剂，有选择地对凸部形成铜箔２１进行蚀刻处理，由此形成凸部２５。之后，通过不对上述铜箔２１进行蚀刻的蚀刻剂，以凸部作为掩模，将上述抗蚀层２２去除。在上述铜箔２１中，形成有凸部２５的表面上，形成层间绝缘层２７，从而上述凸部与上述布线电路连接。由此，上述凸部的高度保持一致，可改善连接部的可靠性。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于安装电子器件，比如集成电路(ICs)和大型集成电路(LSI电路)的布线电路衬底。特别是，本专利技术涉及实现高密度安装的布线电路衬底。另外，本专利技术涉及上述的布线电路衬底的制造方法。图54A～54F和图55A～55C用于描述高密度安装的布线电路衬底的普通实施例。这些附图为按照下述步骤(A)～(I)的顺序，表示普通的布线电路衬底的制造方法的剖视图。步骤(A)首先，如图54A所示，制备主体1。上述主体1由厚度在25～100μm范围内的绝缘层形成。在该主体1中，通过冲压机或钻机，或者通过进行激光处理，形成层间连接孔2。步骤(B)接着，如图54B所示，通过比如，印刷方法，将导电糊3(主要由，比如银或铜这样的材料形成)填充于上述孔2中。由此，按照构成导电糊3填充于上述孔2内的半硬化片A方式，设置绝缘主体1。步骤(C)和步骤(D)然后，如图54C所示，在上述片A的两个面上，分别设置由比如，铜形成的金属箔4。之后，如图54D所示，通过加压／加热的方式，将上述金属箔4叠置。由此，按照下述方式形成多层体，该方式为上述金属箔4形成于上述两个面上，在它们之间设置有绝缘片，该两个面上的金属箔4通过孔2内的导电糊3，实现导通。步骤(E)之后，在金属箔4上，形成保护膜5。该保护膜5具有与待形成的布线电路相同的布线图案。图54E表示形成上述保护膜5之后的状态。步骤(F)接着，以上述保护膜5作为掩模，对上述金属箔4进行蚀刻，由此形成布线电路6，如图46F所示。按照上述方式，通过绝缘层(主体)1，在上述两个面上设置层，并且使这些层分开，形成多层体B，该多层体B具有通过上述孔2内的导电糊3而实现层间连接的布线电路6。步骤(G)然后，如图55A所示，在上述的多层体B的相应两个面上，具有填充有导电糊3的孔2的绝缘片1a和金属箔4a相互叠置。之后，通过压头，将这些部件相互叠置在一起，由此形成多层体C。步骤(H)之后，如图55B所示，在多层体C的两个面上的金属箔4a上，有选择地形成保护膜5。步骤(I)接着，以该保护膜5作为掩模，有选择地对金属箔4a进行蚀刻，由此制作布线图案，以便形成布线膜6a，如图55C所示。由此，形成布线电路衬底7，其具有4层布线电路6和6a。图56A～56G用于说明高密度安装的布线电路衬底的另一普通实施例。这些附图为依下述的步骤(A)～(G)的顺序，表示普通的布线电路衬底的制造方法的剖视图。步骤(A)比如，如图56A所示，制备金属箔10(其厚度为18μm)，其由铜材料形成。之后，在上述金属箔10上，通过印刷方法，借助导电糊(主要由比如，银或铜这样的材料形成)和金属板，形成导电凸部11，之后，对其进行加热，使其硬化。该凸部11按照厚度在100～300μm范围内的方式形成。步骤(B)接着，如图56B所示，将绝缘粘接片12粘接于形成有上述金属箔10中的凸部11的面上。对于该粘接片12，采用下述粘接片，其厚度小于凸部11的厚度。由此，每个上述的凸部11的顶部相对粘接片12的表面伸出，形成具有下述结构的多层体A，在该结构中，按照使每个上述的凸部的顶部伸出的方式，在金属箔10上形成凸部11，上述金属箔10的表面上，粘接粘接片12。步骤(C)和步骤(D)然后，如图56C所示，在粘接片12的表面上，设置与上述金属箔10类似的金属箔13，之后，如图56D所示，按照加热加压方法，在上述粘接片12和上述凸部11上，叠置金属箔13。由此，形成多层体B。步骤(E)之后，在金属箔10和13上，形成进行制作布线图案的保护膜，而该金属箔10和13分别形成于上述多层体B的两个面上。之后，以上述保护膜作为掩模，对上述金属箔10和13进行蚀刻，由此，形成布线电路14和15。图56E表示下述结构，在该结构中，在形成布线电路14和15之后，将用作掩模的保护膜去除。步骤(F)接着，制备两个多层体(a)。每个多层体(a)按照与图48B所示的多层体(A)相同的方法形成。如图56F所示，在上述多层体(B)的两个面上，分别设置两个多层体(a)。步骤(G)借助多层体(a)，夹持上述的多层体(B)，按照上述的加热加压方法，从其两个面侧，对上述组合体进行加压。由此，形成图56G所示的布线电路衬底16。下面，对又一普通的技术进行描述。图57A～57E和58A～58D表示该又一普通布线电路衬底的制造方法。步骤(A)如图57A所示，制备带有铜镀层的多层板400a，以便通过钻孔或激光处理方式，形成用于连接的孔400b。标号400c表示用作叠层板400a的主体部件的绝缘片，400d表示形成于上述绝缘片400c的两侧上的铜箔。步骤(B)之后，如图57B所示，通过非电镀的涂敷法和之后的电解涂敷法，在整个表面上，形成铜镀层400e。步骤(C)接着，如图57C所示，在上述孔400b中填充绝缘树脂400f，比如环氧树脂。步骤(D)然后，如图57D所示，通过机械磨光方式，使上述叠层板400a的两侧平滑。之后，通过非电镀的涂敷法和之后的电解涂敷法，形成另一铜镀层400g。因此，通过铜镀层400g，将填充孔400b的绝缘树脂400f覆盖。步骤(E)接着，如图57E所示，通过对叠层板400a的两侧上的铜镀层400g，400d，400e进行制作布线图案处理，形成布线膜400h。上述蚀刻操作通过下述方式进行，该方式为涂敷保护膜，对其进行曝光和显影处理，以便形成掩模图案，对用作掩模的掩模图案进行有选择的蚀刻。在该蚀刻处理之后，去除上述保护膜。步骤(F)然后，如图58A所示，在上述叠层板400a的两侧上，涂敷绝缘树脂400i，400i。之后，通过激光束，在绝缘树脂400i中，形成构成通孔的孔400j。此时，应当通过洗涤液，将粘接于上述铜箔400d的表面上的剩余树脂去除。步骤(G)之后，如图58B所示，通过非电镀的涂敷法和电解涂敷法，在叠层板400a的两侧，形成铜镀层400k。步骤(H)接着，如图58C所示，通过对叠层板400a的两侧上的铜镀层400k，进行制作布线图案处理，形成电路400l。上述蚀刻操作通过下述方式进行，该方式为通过针对对保护膜进行制作布线图案处理而形成的掩模，进行有选择的蚀刻，该保护膜通过曝光和显影处理而用作掩模。之后，去除用作掩模的保护膜。步骤(I)然后，如图58D所示，上述叠层板400a的两侧有选择地分别为焊料保护层400m覆盖。因此，形成布线电路衬底400n。但是，图54和55所示的普通的实施例具有下述的问题。首先，绝缘片1中的孔2内填充导电糊3，该导电糊3主要由，比如价格较高的银这样的材料形成，该孔用于实现层间连接。这样会造成成本上升的问题。特别是，由于随着对高密度安装的不断增长的要求，需要增加孔2的布置密度，这样成本的增加便变得显著，而无法忽视。第2，当在上述孔内填充导电糊3时，该导电糊粘接于非孔2的其它部分，虽然其粘接量是很小的。这样会造成使绝缘电阻减小的问题，特别是在高湿度的环境下。第3，当在绝缘片1中形成孔2之后，进行加压叠置时，使上述绝缘片1沿水平方向延伸。由此，孔2的位置发生偏移。即使在对其进行纠正，并且形成孔的情况下，在高密度布线图案中，该纠正是无效的。上述孔2的位置偏移产生有缺陷的层间连接，由此产生严重的问题，这是不能忽视的。特别是，上述问题对本文档来自技高网...

【技术保护点】
一种布线电路衬底，其包括：用于形成导线电路的金属层；形成于上述金属层上的层间绝缘层；互连布线连接用的凸部，其以穿过上述层间绝缘层的方式，有选择地形成于上述金属层上，并且由与上述金属层相同的金属形成。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：饭岛朝雄，大泽正行，
申请(专利权)人：德塞拉互连材料股份有限公司，
类型：发明
国别省市：US[美国]