本发明专利技术提供一种导体浆料，其含有平均粒径为３μｍ以下的Ａｇ粉末８８～９４质量％和Ｐｄ粉末０．１～３质量％，所述Ａｇ粉末以及所述Ｐｄ粉末的总含有率为８８．１～９５质量％。本发明专利技术还提供一种多层陶瓷基板，是通过多个陶瓷生片的层叠以及烧成而得到的，在内部形成有导电图案以及通道导体，所述通道导体形成在烧成后的孔径为１５０μｍ以下的通孔内，含有粒径为２５μｍ以上的Ａｇ晶粒，且具有１０％以下的空隙率。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及连接所搭载的半导体、芯片部件等以及内置的电容器和线 圈而成且具有高尺寸精度和连接可靠性的多层陶瓷基板及其制造方法、以 及在其中使用的导体浆料。
技术介绍
近年来，就半导体LSI、芯片部件等而言，小型化以及端子之间的间 距狭小化在不断迸展，安装这些的多层陶瓷基板也被要求与位置的高精度 化以及间距狭小化相对应。目前被广泛使用的多层陶瓷基板是在绝缘性氧 化铝烧结体基板的表面形成有由钨、钼等高熔点金属构成的配线而得到的 基板。但是，由于钨、钼等高熔点金属的导体电阻较大，高频区域的损耗 大，所以不可能在需要低电阻配线的部件或高频用部件中使用。因此，变 成钩、钼等金属且可以使用铜、银、金等低电阻金属的低温烧结陶瓷基板， 特别是可以用于移动电话用部件。在使用铜、银、金等熔点低的金属的情 况下，陶瓷基板需要在800 100(TC左右的低温下烧结以及致密化。低温 烧结陶瓷基板是使用了低温烧结陶瓷(LTCC: Low Temperature Co-fired Ceramics)的基板，可以称之为LTCC基板。在用于得到多层陶瓷基板的烧结工序中，陶瓷收缩10 20%左右。 由于无机原料粉的批次、生片的粘合剂的组成、构成生片的粉体粒度等的 偏差，稳定管理收縮率是非常困难的，在批次之间有接近±1%的变动。 另外，由银等低熔点金属粉的浆料形成的内部配线图案或表层的导电图 案，由于烧结收缩行为与陶瓷不同，所以烧结后的LTCC基板出现翘曲等 变形。为了减轻这些收縮率的变动或变形等，对于生片的每个批次选择内 部或表层的配线图案，或者将收縮率与生片不同的陶瓷浆料涂布在层叠体 的表背面，由此来应对。为了解决这样的课题，专利第2554415号公开了如下所述的方法，即在由分散于有机粘合剂中的陶瓷粉末和烧结性无机粘合剂(玻璃成分)的 混合物构成的陶瓷成形体的表面，密接在有机粘合剂中分散有非金属无机 粒子得到的混合物所构成的挠性强制层，使有机粘合剂从陶瓷成形体和强 制层双方挥发，在进行烧结之后，从得到的陶瓷烧结体中除去强制层的方 法。根据该方法，在陶瓷成形体中含有的烧结性无机粘合剂渗透至强制层50lam以下的深度，使陶瓷成形体与强制层结合，但由无机粒子形成的强 制层实质上并未烧结，所以不收缩，在密接其上的陶瓷成形体的层叠面(X 一Y面)的收縮受到抑制。如此抑制X—Y面的收縮而进行烧成的方式被 称为无收縮工作法。最近，元件数量的增加以及电路的复杂化连同多层陶瓷基板的小型化 以及薄型化在进展，内部的导电图案或通道导体(via conductor)的微细 化在进展。成为主流的是通道导体在烧成后的孔径为150|am以下，随着 今后进一步的小径化，需要所谓100iam、 80nm的小直径的导体。微细通 孔是通过激光加工形成，为了使通孔带有锥形，通道底部的孔径进一步减 小。如果通孔直径如此减小，通道的长径比(通道长度/通道直径)增大， 与以往一样导体浆料的填充性不充分，在烧成后形成较大的空间。如果出 现这样的空间，上下电极之间的连接可靠性降低，或者通道导体的电阻值 增高，或者根据情况，由于镀敷液的渗入等而导致可靠性降低。由于利用通常的收缩工作法生片收縮10 20%左右，所以烧成前的 通孔以及印刷图案均以收縮量较大形成，但由于在无收缩工作法中不在X 一Y方向上收縮，所以烧成前的通孔以及印刷图案均需要比收縮工作法时 小。另外，在无收缩工作法中在X—Y方向上不收縮，在厚度方向上约收 縮30 50%左右，所以为了得到烧成后的目标厚度，需要进一步增厚生 片。为此，印刷时的通孔的长径比大于收縮工作法，导体向通孔的填充变 得更加困难。就特开2000 — 285731号公开的方法而言，是在对层叠有多片的生片和在其两面配置的热收缩抑制片进行烧成而制造陶瓷多层基板的方法中， 将含有95重量％以上为平均粒径3 10pm的Ag粉末的导电粉末和有机载色剂且不含玻璃粉的通孔填充用导体浆料，填充于设置在生片上的通孔 的方法。根据该方法，由于不会因烧结在导体浆料和生片之间出现较大的偏移，所以在通道导体和基板之间难以出现空隙，基板上也很难出现裂纹。 但是，如果通孔的直径进一步减小，长径比进一步增大，导体浆料向通孔 的填充性变差，无法得到足够的性能。特开平1 — 107591号公开的是，将在载色剂中分散银粉和铑粉和/或 有机铑化合物且作为无机结合剂基本不含玻璃粉的导电组合物，涂布在玻 璃或低温烧成陶瓷的基体上，进行烧成，由此得到焊锡润湿性被改善的电 路基板。但是，该文献完全没有言及通孔直径或导电组合物向通孔的填充 性。当通孔进一步减小，或长径比增大时，认为导体组合物向通孔的填充 性显著降低。特开平8—274470号公开的是层叠形成有导电图案的多个层而成的 多层配线基板，该多层配线基板具有在各层的导电图案之间形成的通孔和 填充在通孔中并对导电图案之间进行连接的通道导体，在通道导体的内部 散在有直径约1 5jLim的多个空隙部，由此通道导体的外面和通孔的内壁 密接。但是，为了形成空隙部，大量添加无机物质，所以存在通道导体的电阻值增大的问题。特开2002—198660号公开的方法是使用含有平均粒径为5jim以上的Ag粉末和平均粒径为lpm以下的Ag粉末的导体浆料，在生片上形成多 个导热孔，由此制造可以高效分散来自半导体部件的热的多层电路基板。 但是，该导体浆料向通孔的填充性不充分，所以当用于配线时，不仅是上 下电极之间的连接不充分，而且还会出现由于镀敷液的渗入等导致的可靠 性降低的问题。
技术实现思路
因此，本专利技术的目的在于，提供一种即便是小直径的通孔、导体浆料 的填充性也良好且在烧成后导体会充分填充到通孔中的多层陶瓷基板。 本专利技术的另一目的在于，提供适于该多层陶瓷基板的导体浆料。 本专利技术的另一目的在于，提供制造该多层陶瓷基板的方法。 本专利技术人等鉴于上述目的进行潜心研究，结果发现，在通过层叠具有 导电图案的多个陶瓷生片并进行烧成来制造多层陶瓷基板的情况下，作为 填充到陶瓷生片的通孔中的导体浆料，如果使用含有Ag微粉末和小量Pd粉末的浆料，得到高填充性或填孔性，从而想到了本专利技术。艮P，本专利技术的导体桨料，是填充到通过多个陶瓷生片的层叠以及烧成 而形成的多层陶瓷基板的通孔中的浆料，其特征在于，含有平均粒径为3pm以下的Ag粉末88 94质量％和Pd粉末0,1 3质量％ ，上述导体浆 料中的上述Ag粉末以及上述Pd粉末的总含有率为88.1 95质量％。上述Pd粉末的平均粒径相对于上述Ag粉末的平均粒径之比优选为 0.03 1。本专利技术的导体浆料优选不含玻璃成分。本专利技术的导体浆料，特别是当用于具有直径为约12(Uim以下、长径 比(通道长度/通道直径)为1以上的通孔的陶瓷生片(通过烧成，通孔 的直径约为150|am以下，长径比为0.2 1)时是有效的。在是无收缩工 作法的情况下，由于要使烧成后的通孔的长径比为0.2 1，所以在导体浆 料的印刷时的长径比非常大，为1 2.5。本专利技术的多层陶瓷基板，是通过多个陶瓷生片的层叠以及烧成而得到 的、在内部形成有导电图案以及通道导体的多层陶瓷基板，其特征在于， 上述通道导体形成在烧成后的孔径为150pm以下的通孔内，其含有粒径 为25pm以上的Ag晶粒本文档来自技高网...
【技术保护点】
一种导体浆料，其是填充到通过多个陶瓷生片的层叠以及烧成而形成的多层陶瓷基板的通孔中的浆料， 含有平均粒径为３μｍ以下的Ａｇ粉末８８～９４质量％和Ｐｄ粉末０．１～３质量％，所述导体浆料中的所述Ａｇ粉末以及所述Ｐｄ粉末的总含有率为８８．１～９５质量％。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：池田初男，市川耕司，
申请(专利权)人：日立金属株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。