用于具有部分漏极侧选择栅极的存储器设备的经改善的编程技术制造技术

本发明专利技术提供了一种操作存储器设备的方法。该方法包括制造存储器设备的步骤，该存储器设备包括具有全SGD晶体管的第一组存储器孔和具有部分SGD晶体管的第二组存储器孔。该第二组包括一组所选择的部分SGD晶体管和一组未选择的部分SGD晶体管两者。该方法继续进行使该组未选择的部分SGD晶体管中的第一未选择的部分SGD晶体管电浮动。在至少一个第一未选择的部分SGD晶体管电浮动的情况下，该方法继续减小施加到邻近第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元的电压，使得第一未选择的部分SGD晶体管的电压通过电容耦合效应降低。低。低。

【技术实现步骤摘要】
用于具有部分漏极侧选择栅极的存储器设备的经改善的编程技术


[0001]本公开整体涉及具有切割穿过存储器孔的部分的浅蚀刻特征部的非易失性存储器设备。

技术介绍

[0002]许多存储器设备被提供作为计算机或其他电子设备中的内部半导体集成电路。存在许多不同类型的存储器，包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电可擦除可编程只读存储器(EEPROM)、闪存存储器等。在EEPROM或闪存NAND阵列架构中，存储器单元可被布置成行和列的矩阵，使得每个存储器单元的栅极通过行耦接到字线。存储器单元可一起布置成串，使得给定串中的存储器单元从源极到漏极在公共源极线和公共位线之间串联耦接在一起。
[0003]在一些NAND存储器设备中，浅蚀刻特征部(SHE)部分地切割穿过包括存储器单元和漏极侧选择栅极(SGD)的多个存储器孔的部分。由于一些单元被切割，一个SGD可被暴露于相邻SGD的电场，该相邻SGD可以无意地打开一个SGD并引起电流泄漏以及损害编程和感测操作两者。这种现象通常被称为相邻SGD干扰效应(NSI)。

技术实现思路

[0004]本公开的一个方面涉及一种用于操作存储器设备的方法。该方法包括制造包括多个存储器孔的存储器设备的步骤。该多个存储器孔包括具有全SGD晶体管的第一组存储器孔和具有部分SGD晶体管的第二组存储器孔。第二组包括一组所选择的部分SGD晶体管和一组未选择的部分SGD晶体管两者。该方法继续进行使该组未选择的部分SGD晶体管中的第一未选择的部分SGD晶体管电浮动。在至少一个第一未选择的部分SGD晶体管电浮动的情况下，该方法继续减小施加到邻近第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元的电压，使得该第一未选择的部分SGD晶体管的电压通过电容耦合效应降低。
[0005]根据本公开的另一方面，减小施加到邻近第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元的电压的步骤被进一步定义为减小施加到不存储数据的虚设字线的存储器单元的电压。
[0006]根据本公开的又一方面，减小施加到邻近第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元的电压的步骤被进一步定义为减小施加到该组未选择的部分SGD晶体管的相邻未选择的部分SGD晶体管的电压。
[0007]根据本公开的又一方面，该方法还包括使该组未选择的部分SGD晶体管的第二未选择的部分SGD晶体管电浮动的步骤。
[0008]根据本公开的另一方面，第一未选择的部分SGD晶体管和第二未选择的部分SGD晶体管彼此相邻并且位于另一未选择的部分SGD晶体管与虚设字线的存储器单元之间。
[0009]根据本公开的又一方面，减小施加到至少一个晶体管或存储器单元的电压的步骤
被进一步定义为减小施加到另一未选择的部分SGD晶体管以及施加到虚设字线的存储器单元的电压，使得第一未选择的部分SGD晶体管和第二未选择的部分SGD晶体管两者的电压通过电容耦合效应降低。
[0010]根据本公开的再一方面，该步骤是编程操作的一部分。
[0011]根据本公开的另一方面，该步骤是感测操作的一部分。
[0012]本公开的另一方面涉及一种存储器设备，该存储器设备包括多个存储器孔，该多个存储器孔包括第一组存储器孔和第二组存储器孔。该第一组存储器孔具有全选择栅极漏极，并且该第二组存储器孔包括一组未选择的部分SGD晶体管和一组所选择的部分SGD晶体管。该存储器设备还包括与多个存储器孔电连通的控制电路。该控制电路被配置为使该组未选择的部分SGD晶体管中的第一未选择的部分SGD晶体管电浮动。在至少一个未选择的部分SGD晶体管电浮动的情况下，该控制电路进一步被配置为减小施加到邻近第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元的电压，使得该第一未选择的部分SGD晶体管的电压通过电容耦合效应降低。
[0013]根据本公开的另一方面，邻近第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元是不存储数据的虚设字线的存储器单元。
[0014]根据本公开的又一方面，该至少一个晶体管或存储器单元是该组未选择的部分SGD晶体管中的相邻未选择的部分SGD晶体管。
[0015]根据本公开的又一方面，该控制电路被进一步配置为使该组未选择的部分SGD晶体管的第二未选择的部分SGD晶体管电浮动。
[0016]根据本公开的另一方面，第一未选择的部分SGD晶体管和第二未选择的部分SGD晶体管彼此相邻并且位于另一未选择的部分SGD晶体管与虚设字线的存储器单元之间。
[0017]根据本公开的再一方面，该控制电路被进一步配置为减小施加到另一未选择的部分SGD晶体管和虚设字线的存储器单元的电压，使得第一未选择的部分SGD晶体管和第二未选择的部分SGD晶体管两者的电压通过电容耦合效应降低。
[0018]根据本公开的又一方面，该控制电路被配置为使第一未选择的部分SGD晶体管电浮动并且减小在编程操作期间施加到该至少一个晶体管或存储器单元的电压。
[0019]根据本公开的另一方面，该控制电路被配置为使第一未选择的部分SGD晶体管电浮动并且减小在感测操作期间施加到该至少一个晶体管或存储器单元的电压。
[0020]本公开的又一方面涉及一种包括存储器设备的装置。该存储器设备包括具有全SGD晶体管的多个全存储器孔和具有部分SGD晶体管的多个部分存储器孔。该存储器设备还包括用于编程和读取多个存储器单元的编程和感测装置。该编程和感测装置被配置为使第一未选择的部分SGD晶体管电浮动。在至少一个未选择的部分SGD晶体管电浮动的情况下，该编程和感测装置被配置为减小施加到邻近第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元的电压，使得该第一未选择的部分SGD晶体管的电压通过电容耦合效应降低。
[0021]根据本公开的另一方面，邻近第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元是不存储数据的虚设字线的存储器单元。
[0022]根据本公开的又一方面，该至少一个晶体管或存储器单元是该组未选择的部分SGD晶体管中的相邻未选择的部分SGD晶体管。
[0023]根据本公开的又一方面，该编程和感测装置被进一步配置为使该组未选择的部分SGD晶体管的第二未选择的部分SGD晶体管电浮动。
附图说明
[0024]下面参考附图中描绘的示例性实施方案阐述了更详细的描述。理解这些附图仅描绘了本公开的示例性实施方案，并且因此不应被视为限制其范围。通过使用附图，利用附加的特异性和细节来描述和解释本公开，其中：
[0025]图1A是示例性存储器设备的框图；
[0026]图1B是示例性控制电路的框图；
[0027]图2描绘了图1A的存储器阵列的示例性二维配置中的存储器单元的块；
[0028]图3A和图3B描绘了NAND串中的示例性浮栅存储器单元的剖视图；
[0029]图4A和图4B描绘了NAND串中的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种操作存储器设备的方法，所述方法包括以下步骤：制造包括多个存储器孔的存储器设备，第一组所述存储器孔包括全SGD晶体管并且第二组所述存储器孔包括一组所选择的部分SGD晶体管和一组未选择的部分SGD晶体管；使所述一组未选择的部分SGD晶体管中的第一未选择的部分SGD晶体管电浮动；以及在所述至少一个第一未选择的部分SGD晶体管电浮动的情况下，减小施加到邻近所述第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元的电压，使得所述第一未选择的部分SGD晶体管的电压通过电容耦合效应降低。2.根据权利要求1所述的方法，其中减小施加到邻近所述第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元的所述电压的所述步骤被进一步定义为减小施加到不存储数据的虚设字线的存储器单元的电压。3.根据权利要求1所述的方法，其中减小施加到邻近所述第一未选择的部分SGD晶体管的所述至少一个晶体管或存储器单元的所述电压的所述步骤被进一步定义为减小施加到所述一组未选择的部分SGD晶体管的相邻未选择的部分SGD晶体管的电压。4.根据权利要求1所述的方法，还包括使所述一组未选择的部分SGD晶体管的第二未选择的部分SGD晶体管电浮动的步骤。5.根据权利要求4所述的方法，其中所述第一未选择的部分SGD晶体管和所述第二未选择的部分SGD晶体管彼此相邻并且位于另一未选择的部分SGD晶体管与虚设字线的存储器单元之间。6.根据权利要求5所述的方法，其中减小施加到至少一个晶体管或存储器单元的所述电压的所述步骤被进一步定义为减小施加到另一未选择的部分SGD晶体管以及施加到所述虚设字线的所述存储器单元的所述电压，使得所述第一未选择的部分SGD晶体管和所述第二未选择的部分SGD晶体管两者的所述电压通过所述电容耦合效应降低。7.根据权利要求1所述的方法，其中所述步骤是编程操作的一部分。8.根据权利要求1所述的方法，其中所述步骤是感测操作的一部分。9.一种存储器设备，所述存储器设备包括：多个存储器孔，所述多个存储器孔包括第一组存储器孔和第二组存储器孔，所述第一组存储器孔包括全选择栅极漏极，并且所述第二组存储器孔包括一组未选择的部分SGD晶体管和一组所选择的部分SGD晶体管；控制电路，所述控制电路与所述多个存储器孔电连通，所述控制电路被配置为：使所述一组未选择的部分SGD晶体管中的第一未选择的部分SGD晶体管电浮动；以及在所述至少一个未选择的部分SGD晶体管电浮动的情况下，减小施加到邻近所述第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元的电压，使得所述第一未选择的部分SGD...

【专利技术属性】
技术研发人员：杨翔，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：