用于非易失性存储器的软位数据的有效感测制造技术

一种非易失性存储器通过使用每个状态电平两个感测来将硬位读取和软位读取组合成单个有效的软读取序列，从而提高读取时间效率。不是标准硬位读取，在标准硬位读取中执行两个软位读取，偏移高于和低于硬位读取值，硬位读取被移位使得其可靠地感测一个状态但较不可靠地感测另一状态，并且仅针对较不可靠地感测的状态确定软位数据。这减少了软位数据的量。有效的软感测序列可以用作默认读取模式，从而提供用于ECC校正的软位信息，而不触发读取错误处理流程。将软位和硬位感测合并为一个序列可以避免用于读取序列操作的额外开销。可以避免用于读取序列操作的额外开销。可以避免用于读取序列操作的额外开销。

【技术实现步骤摘要】
用于非易失性存储器的软位数据的有效感测
[0001]优先权声明
[0002]本申请要求2021年9月16日提交的Hsu等人的名称为“平面电平竖直压缩方案(Plane Level Vertical Compression Scheme)”的美国临时专利申请No.63/244,951的优先权。

技术介绍

[0003]本公开涉及非易失性存储装置。
[0004]半导体存储器广泛用于各种电子设备，诸如蜂窝电话、数码相机、个人数字助理、医疗电子器件、移动计算设备、服务器、固态驱动器、非移动计算设备和其他设备。半导体存储器可以包括非易失性存储器或易失性存储器。即使当非易失性存储器未连接到电源(例如，电池)时，非易失性存储器也允许存储和保留信息。非易失性存储器的一个示例为闪存存储器(例如，NAND型闪存存储器和NOR型闪存存储器)。
[0005]非易失性存储器的用户可将数据编程(例如，写入)非易失性存储器并随后读回该数据。例如，数码相机可拍摄照片并将该照片存储在非易失性存储器中。随后，数码相机的用户可通过使该数码相机从非易失性存储器读取照片来查看该照片。因为用户经常依赖于他们存储的数据，所以对于非易失性存储器的用户来说重要的是能够可靠地存储数据以使得能够成功地读回该数据。
附图说明
[0006]类似编号的元件是指不同的图中的共同部件。
[0007]图1是描绘存储系统的一个实施方案的框图。
[0008]图2A是存储器管芯的一个实施方案的框图。
[0009]图2B是集成存储器组件的一个实施方案的框图。
[0010]图2C和图2D描绘了集成存储器组件的不同实施方案。
[0011]图3描绘了用于感测来自非易失性存储器的数据的电路系统。
[0012]图4是单片三维存储器结构的一个实施方案的一部分的透视图。
[0013]图4A是具有两个平面的存储器结构的一个实施方案的框图。
[0014]图4B描绘了存储器单元的块的一个实施方案的一部分的顶视图。
[0015]图4C描绘了存储器单元的块的一个实施方案的一部分的剖视图。
[0016]图4D描绘了存储器单元的块的一个实施方案的一部分的剖视图。
[0017]图4E描绘了存储器单元的块的一个实施方案的一部分的剖视图。
[0018]图4F是存储器单元的竖直列的一个实施方案的剖视图。
[0019]图4G描绘了实现竖直NAND串的存储器孔的横截面。
[0020]图4H描绘了实现竖直NAND串的存储器孔的横截面。
[0021]图4I描绘了实现竖直NAND串的存储器孔的横截面。
[0022]图4J同一个块的多个子块中的多个NAND串的示意图。
[0023]图5A描绘了阈值电压分布。
[0024]图5B描绘了阈值电压分布。
[0025]图5C描绘了阈值电压分布。
[0026]图5D描绘了阈值电压分布。
[0027]图5E描绘了阈值电压分布。
[0028]图5F描绘了阈值电压分布。
[0029]图6是描述用于对非易失性存储器进行编程的过程的一个实施方案的流程图。
[0030]图7示出了两个相邻数据状态的分布的重叠和一组读取值，该组读取值可用于确定单元的数据状态和这样的读取的可靠性。
[0031]图8示出了硬位和软位的概念。
[0032]图9A和图9B分别示出了每存储器单元三位数据实施方案中用于计算下页数据的硬位和软位值的读取电平。
[0033]图10示出了在用于有效软感测的实施方案中使用的硬位和软位值和读取电平的分配。
[0034]图11示出了在每存储器单元三位数据实施方案中使用表2的编码将有效软感测模式应用于下页数据。
[0035]图12示出了对应于图11中示出的读取点的在有效软感测读取操作中用于下页数据读取操作的感测操作的实施方案。
[0036]图13示出了可用于确定存储器单元的硬位和软位值的感测放大器电路的实施方案。
[0037]图14是有效软感测操作的实施方案的流程图。
具体实施方式
[0038]在一些存储器系统中，有时使用包括“软位”数据的纠错方法。软位数据提供关于用于在数据状态之间进行区分的标准或“硬位”数据值的可靠性的信息。例如，当数据值基于存储器单元的阈值电压时，硬位读取将确定存储器单元的阈值电压是高于还是低于数据读取值，以便在所存储的数据状态之间进行区分。对于阈值电压略高于或略低于该参考值的存储器单元，这种硬位可能不正确，因为存储器单元实际上意味着处于其他数据状态。为了确定具有接近硬位读取电平的阈值电压，并且因此具有较低可靠性的硬位值的存储器单元，可以执行偏移得稍微高于和稍微低于硬位读取电平的一对附加读取以生成用于硬位值的软位值。软位的使用可以是用于提取存储器单元的数据内容的强大工具，但是因为它需要附加读取来获得随后需要传送到纠错电路系统的软位数据，所以它通常仅在数据不能单独从硬位值准确地确定时才使用。
[0039]以下提出了有效的软感测读取模式，其需要更少读取值来生成软位数据，并且生成较少的软位数据，从而减少通常与使用软位数据相关联的性能和功耗损失，从而允许有效的软感测模式用作默认读取模式。相对于典型的硬位、软位布置，硬位的读取点偏移，使得存储器单元的数据状态中的一者的硬位值是可靠的，但是另一数据状态的硬位包括较大数量的不可靠硬位值。执行单个软位读取以针对不太可靠的硬位值，但不针对更可靠的硬位值提供可靠性信息，从而减少读数数量和所得数据的量。为了进一步改善性能，可以将硬
位感测和软位感测两者组合成单个感测，诸如通过对感测放大器的节点进行预充电并且通过所选择的存储器单元进行单次放电，但是对于节点上的单个放电感测所得电平两次，一次针对硬位值，并且一次针对软位值。
[0040]图1是实现本文所述的本专利技术技术的存储系统100的一个实施方案的框图。在一个实施方案中，存储系统100是固态驱动器(“SSD”)。存储系统100还可为存储卡、USB驱动器或其它类型的存储系统。本专利技术的技术不限于任何一种类型的存储器系统。存储系统100连接到主机102，主机可为计算机、服务器、电子设备(例如，智能电话、平板电脑或其它移动设备)、器具或使用存储器并具有数据处理能力的另一种装置。在一些实施方案中，主机102与存储系统100分开，但连接到存储系统。在其它实施方案中，存储系统100嵌入在主机102中。
[0041]图1中描绘的存储系统100的部件为电子电路。存储系统100包括连接到非易失性存储器130和本地高速易失性存储器140(例如，DRAM)的存储器控制器120。存储器控制器120使用本地高速易失性存储器140来执行某些功能。例如，本地高速易失性存储器140将逻辑存储在物理地址转换表(“L2P表”)中。
[0042]存储器控制器120包括连接到主机102并与其通信的主机接口152。在一个实施方案中，主机接口152通过PCI Expr本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器设备，包括：控制电路，所述控制电路被配置为连接到一个或多个非易失性存储器单元，所述控制电路被配置为：在读取电平处执行第一硬位读取操作，所述读取电平被配置为确定所述非易失性存储器单元的一个或多个所选择的非易失性存储器单元中的每一者的第一硬位值，所述第一硬位值指示所述存储器单元是可靠地处于第一数据状态还是不可靠地处于第二数据状态；执行第一软软位读取操作，所述第一软位读取操作被配置为生成第一软位值，所述第一软位值针对确定为处于所述第二数据状态的所述存储器单元中的每一者，但不针对确定为处于所述第一数据状态的存储器单元指示可靠性值；以及将所述第一硬位值和所述第一软位值提供给纠错码引擎，所述纠错码引擎被配置为从所述第一硬位值和所述第一软位值确定所选择的存储器单元的数据内容。2.根据权利要求1所述的非易失性存储器设备，其中所述控制电路形成在控制管芯上，所述非易失性存储器设备还包括：存储器管芯，所述存储器管芯包括所述非易失性存储器单元，所述存储器管芯与所述控制管芯分开形成并且接合到所述控制管芯。3.根据权利要求1所述的非易失性存储器设备，其中第一数据状态和第二数据状态对应于不同的阈值电压范围，所述第一数据状态对应于较低阈值电压。4.根据权利要求1所述的非易失性存储器设备，所述控制电路包括：感测放大器电路，所述感测放大器电路包括被配置为连接到第一所选存储器单元的感测节点，其中，为了对所述第一所选存储器单元执行所述第一硬位读取操作并且执行所述第一软位读取操作，所述控制电路被配置为：将所述第一所选存储器单元偏置在第一电压电平处；将所述感测节点预充电到第一电平；在第一感测间隔内，通过被偏置在所述第一电压电平处的所述第一所选存储器单元来对预充电到所述第一电平的所述感测节点放电；基于所述感测节点在所述第一感测间隔期间放电的量来确定所述第一所选存储器单元的所述第一硬位值；在所述第一感测间隔内对所述感测节点放电后，继续在第一附加感测间隔内，通过被偏置在所述第一电压电平处的所述第一所选存储器单元来对预充电到所述第一电平的所述感测节点放电；以及基于所述感测节点在组合的第一感测间隔和第一附加感测间隔期间放电的量来确定所述第一所选存储器单元的所述第一软位值。5.根据权利要求4所述的非易失性存储器设备，其中所述非易失性存储器单元是多电平存储器单元，所述控制电路被进一步配置为：在读取电平处执行第二硬位读取操作，所述第二读取电平被配置为确定所述非易失性存储器单元的一个或多个所选择的非易失性存储器单元中的每一者的第二硬位值，所述第二硬位值指示所述存储器单元是可靠地处于第三数据状态还是不可靠地处于第四数据状态；执行第二软软位读取操作，所述第二软位读取操作被配置为生成第二软位值，所述第
二软位值针对确定为处于所述第四数据状态的所述存储器单元中的每一者，但不针对确定为处于所述第三数据状态的存储器单元指示可靠性值；以及将所述第二硬位值和所述第二软位值提供给所述纠错码引擎，所述纠错代码引擎被进一步配置为从所述第二硬位值和所述第二软位值确定所选择的存储器单元的所述数据内容。6.根据权利要求5所述的非易失性存储器设备，所述控制电路包括其中，为了对所述第一所选存储器单元执行所述第二硬位读取操作并且执行所述第二软位读取操作，所述控制电路被配置为：将所述第一所选存储器单元偏置在第二电压电平处；将所述感测节点预充电到第二电平；在第三感测间隔内，通过被偏置在所述第二电压电平处的所述第一所选存储器单元来对预充电到所述第二电平的所述感测节点放电；基于所述感测节点在所述第二感测间隔期间放电的量来确定所述第一所选存储器单元的所述第二硬位值；在所述第二感测间隔内对所述感测节点放电后，继续在第二附加感测间隔内，通过被偏置在所述第二电压电平处的所述第一所选存储器单元来对预充电到所述第二电平的所述感测节点放电；以及基于所述感测节点在组合的第二感测间隔和第二附加感测间隔期间放电的量来确定所述第一所选存储器单元的所述第二软位值。7.根据权利要求6所述的非易失性存储器设备，其中所述第二电压电平低于所述第一电压电平，并且所述控制电路被配置为在计算第二硬位值和所述第二软位值之前确定所述第一硬位值和所述第一软位值。8.根据权利要求1所述的非易失性存储器设备，其中所述非易失性存储器单元是多电平存储器单元，所述控制电路被进一步配置为：在读取电平处执行第二硬位读取操作，所述第二读取电平被配置为确定所述非易失性存储器单元的一个或多个所选择的非易失性存储器单元中的每一者的第二硬位值，所述第二硬位值指示所述存储器单元是可靠地处于第三数据状态还是不可靠地处于第四数据状态；执行第二软软位读取操作，所述第二软位读取操作被配置为生成第二软位值，所述第二软位值针对确定为处于所述第四数据状态的所述存储器单元中的每一者，但不针对确定为处于所述第三数据状态的存储器单元指示可靠性值；以及将所述第二硬位值和所述第二软位值提供给所述纠错码引擎，所述纠错代码引擎被进一步配置为从所述第二硬位值和所述第二软位值确定所选择的存储器单元的所述数据内容。9.根据权利要求6所述的非易失性存储器设备，其中所述多电平存储器单元将数据值存储为多个数据页，并且其中所述第一硬位值和所述第二硬位值对应于所述数据页中的第一数据页的值。10.根据权利要求1所述的非易失性存储器设备，其中所述纠错码引擎的至少一部分形成在所述控制电路上，所述非易失性存储器设备被进一步配置为：
在所述纠错码引擎处接收所述第一硬位值和所述第一软位值；以及从所述第一硬位值和所述第一软位值确定所选择的存储器单元的所述数据内容。11.根据权利要求1所述的非易失性存...

【专利技术属性】
技术研发人员：华玲，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：