一种基于CMOS新型稳定型欠压锁存电路制造技术

本实用新型专利技术涉及欠压锁存电路领域，具体涉及一种基于CMOS新型稳定型欠压锁存电路，包括偏置电路、先导控制电路、充电回路和整形滤波电路，通过设计了一种低功耗的欠压锁存电路，并在CSMC 0.5m CMOS工艺库下使用Cadence Spectre进行了仿真验证，结果表明满足设计要求，具有功耗低，响应速度快等优点，并且电路结构简单，可以做成IP核，易于移植到其他的开关电源控制芯片中去。电源控制芯片中去。电源控制芯片中去。

【技术实现步骤摘要】
一种基于CMOS新型稳定型欠压锁存电路


[0001]本技术涉及欠压锁存电路领域，具体涉及一种基于CMOS新型稳定型欠压锁存电路。

技术介绍

[0002]随着各种便携式电子设备的快速发展，对单片开关电源控制芯片的需求越来越大，相应地，对于芯片的性能要求也越来越高，为了避免在芯片正常工作时电源电压的波动对芯片内部电路产生不利的影响，通常需要欠压锁存电路对电源电压进行监控，一旦检测到低于所设置的欠压阈值芯片将停止工作，传统的欠压锁存电路要求简单实用，但忽略了功耗的问题，当芯片在正常工作时，欠压锁存电路仍然具有一定的功耗，这样就降低整个芯片的转换效率。

技术实现思路

[0003]本技术的目的在于提供一种基于CMOS新型稳定型欠压锁存电路。
[0004]为达此目的，本技术采用以下技术方案：
[0005]提供一种基于CMOS新型稳定型欠压锁存电路，包括偏置电路、先导控制电路、充电回路和整形滤波电路。
[0006]进一步的，所述偏置电路包括M0、M16、M17、M19、M20、M31、M32和M33，其中M0、M16、M17、M19和M20为NMOS管，M31、M32和M33为PMOS管，M0、M16和M17的S极相接，M0和M17的D极相接，M16和M17的G极相接，M19的S极和M17的D极相接，M20的S极和M19的D极相接，M31、M32和M33的S极均接地，M31的D极和M20的D极相接，M32的D极和M16的D极相接，M32的D极和M33的G极相接，且M31、M32和M33的G极均相接。
[0007]进一步的，所述先导控制电路包括M8、R1、M1、M9、M2、M10和R0，其中R1和R0为电阻，M8、M9和M10为PMOS管，M1和M2为NMOS管，M1的S、G极和R1并联，且M1的S极和M0的S极相接，M1的G极和M9的G极相接，M1的G极和M8的D极相接，M8的G极和M19的D极相接，M8的S极和M33的D极相接，M1的D极和M9的D极相接，M9的S极接地，M2的S极和M1的S极相接，M2的G极和M1的D极相接，M2的D极和M19的G极相接，R0串联在M2和M10的D极之间，且M10的D极和M20的G极相接，M10的S极接地。
[0008]进一步的，所述充电回路包括M24、M25、M26、M27、M28、M29、M30、M34、M35、R4和C1，其中R4为电阻，C1为储能电容，M24、M26和M27为NMOS管，M25、M28、M29、M30、M34和M35为PMOS管，C1串联在M24的G极和M29的S极之间，且M29的S极接地，M24的G极和M25的G极相接，M24的D极和M25的D极相接，M25的S极接地，M24的D极和M35的G极相接，且M35的D极和M2的D极相接，R4串联在M25的G极和M35的S极之间，M26的G极和M10的G极相接，M26的S极和M27的S极相接，M26的D极和M27的D极相接，M27的G极和M28的G极相接，M27的D极和M28的D极相接，M28的S极和M29的D极相接，M29的G极和M26的G极相接，M30的D极和M2的S极相接，M30的G极和M27的D极相接，M34的D极和M30的S极相接，M34的S极和M24的G极相接。
[0009]进一步的，所述整形滤波电路包括M4、M5、M6、M11、M12、M13、M7和M14，其中M4、M5、M6和M7为NMOS管，M11、M12、M13和M14为PMOS管，M4、M6、M11和M12的G极均相接，M5和M13的G极相接，M7和M14的G极相接，且M4的G极和M34的S极相接，M4的S极和M30的D极相接，M4的D极和M6的S极相接，M11的D极和M6的D极相接，M12的D极M11的S极相接，M12的S极接地，M5和M6的S极相接，M5的D极接地，M5的G极和M6的D极相接，M13的S极和M12的D极相接，M7和M4的S极相接，M7和M5的G极相接，M7和M14的D极相接，M14的S极接地。
[0010]本技术的有益效果：
[0011]1、本技术的一种基于CMOS新型稳定型欠压锁存电路，通过设计了一种低功耗的欠压锁存电路，并在CSMC 0.5m CMOS工艺库下使用Cadence Spectre进行了仿真验证，结果表明满足设计要求。
[0012]2、本技术的一种基于CMOS新型稳定型欠压锁存电路，由偏置模块、先导控制模块、充电回路模块、整形滤波模块等组成，具有功耗低，响应速度快等优点，并且电路结构简单，可以做成IP核，易于移植到其他的开关电源控制芯片中去。
附图说明
[0013]为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍。
[0014]图1为本技术一种基于CMOS新型稳定型欠压锁存电路的原理框图；
具体实施方式
[0015]下面结合附图并通过具体实施方式来进一步说明本技术的技术方案。
[0016]其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本技术的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸。
[0017]参照图1所示的一种基于CMOS新型稳定型欠压锁存电路，包括偏置电路、先导控制电路、充电回路和整形滤波电路。
[0018]所述偏置电路包括M0、M16、M17、M19、M20、M31、M32和M33，其中M0、M16、M17、M19和M20为NMOS管，M31、M32和M33为PMOS管，M0、M16和M17的S极相接，M0和M17的D极相接，M16和M17的G极相接，M19的S极和M17的D极相接，M20的S极和M19的D极相接，M31、M32和M33的S极均接地，M31的D极和M20的D极相接，M32的D极和M16的D极相接，M32的D极和M33的G极相接，且M31、M32和M33的G极均相接。M0、M16、M17、M19、M20、M31、M32和M33形成一个偏置电路，提供一个基准电压Vo。
[0019]所述先导控制电路包括M8、R1、M1、M9、M2、M10和R0，其中R1和R0为电阻，M8、M9和M10为PMOS管，M1和M2为NMOS管，M1的S、G极和R1并联，且M1的S极和M0的S极相接，M1的G极和M9的G极相接，M1的G极和M8的D极相接，M8的G极和M19的D极相接，M8的S极和M33的D极相接，M1的D极和M9的D极相接，M9的S极接地，M2的S极和M1的S极相接，M2的G极和M1的D极相接，M2的D极和M19的G极相接，R0串联在M2和M10的D极之间，且M10的D极和M20的G极相接，M10的S极接地。M2、M10和R0构成比较器，实现基准电压Vo与Vth的比较，M8、R1、M1和M9构成先导控制电路，先导控制电路控制比较器的灌电流。
[0020]所述充电回路包括M24、M25、M26、M27、M28、M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于CMOS新型稳定型欠压锁存电路，其特征在于：包括偏置电路、先导控制电路、充电回路和整形滤波电路；所述偏置电路包括M0、M16、M17、M19、M20、M31、M32和M33，其中M0、M16、M17、M19和M20为NMOS管，M31、M32和M33为PMOS管，M0、M16和M17的S极相接，M0和M17的D极相接，M16和M17的G极相接，M19的S极和M17的D极相接，M20的S极和M19的D极相接，M31、M32和M33的S极均接地，M31的D极和M20的D极相接，M32的D极和M16的D极相接，M32的D极和M33的G极相接，且M31、M32和M33的G极均相接；所述先导控制电路包括M8、R1、M1、M9、M2、M10和R0，其中R1和R0为电阻，M8、M9和M10为PMOS管，M1和M2为NMOS管，M1的S、G极和R1并联，且M1的S极和M0的S极相接，M1的G极和M9的G极相接，M1的G极和M8的D极相接，M8的G极和M19的D极相接，M8的S极和M33的D极相接，M1的D极和M9的D极相接，M9的S极接地，M2的S极和M1的S极相接，M2的G极和M1的D极相接，M2的D极和M19的G极相接，R0串联在M2和M10的D极之间，且M10的D极和M20的G极相接，M10的S极接地。2.根据权利要求1所述的一种基于CMOS新型稳定型欠压锁存电路，其特征在于：所述充电回路包括M24、M25、M26、M27、M28、M29、M30、M34、M35、R4和C1，其中R4为电阻，C1为储能电容，M24、M26和M27为NM...

【专利技术属性】
技术研发人员：何孝起，
申请(专利权)人：上海兴赛电子科技有限公司，
类型：新型
国别省市：