一种低功耗时钟放大器电路制造技术

本发明专利技术公开一种低功耗时钟放大器电路，其包括主时钟放大器、开关电路、使能信号发生器；开关电路包括PMOS管和NMOS管；参考信号同时输入到使能信号发生器的输入端和主时钟放大器的输入端；使能信号发生器的反相输出端连接到开关电路的NMOS的栅端，使能信号发生器的正相输出端连接到开关电路的PMOS的栅端；其中，开关电路的NMOS管的源端和主时钟放大器的反相电源端口相连，开关电路的PMOS管的源端和主时钟放大器的正相电源端口相连；或，开关电路的NMOS管的漏端和主时钟放大器的反相电源端口连接，开关电路的PMOS管的漏端和主时钟放大器的正相电源端口连接。本发明专利技术保持电路性能基本不变的情况下大大节省了电路功耗。不变的情况下大大节省了电路功耗。不变的情况下大大节省了电路功耗。

【技术实现步骤摘要】
一种低功耗时钟放大器电路


[0001]本专利技术涉及电子电路领域，特别涉及一种低功耗时钟放大器电路。

技术介绍

[0002]传统的参考时钟放大器通常采用交流耦合的反相器来实现，要满足较优的噪声性能往往需要增加时钟放大器的功耗，采用传统结构的参考时钟放大器功耗通常都比较大，无法在低功耗领域中应用。并且传统结构的参考时钟放大器的性能对输入信号的幅度很敏感，较小幅度的输入时钟信号会导致该时钟放大器的功耗大大增加。近些年也有低功耗时钟放大器的一些结构，但是这些结构实现低功耗的效果是在以牺牲时钟放大器噪声性能为代价实现的，因此也不是一种经济实用的解决方案。

技术实现思路

[0003]针对现有技术存在的不足，本专利技术实现了一种低功耗时钟放大器电路，实现了保持时钟放大器性能基本不变的降低了时钟放大器的功耗。
[0004]本专利技术的目的通过如下的技术方案来实现：
[0005]一种低功耗时钟放大器电路，该时钟放大器电路包括主时钟放大器、开关电路、使能信号发生器；
[0006]所述主时钟放大器包括参考时钟输入端inp、参考时钟输入端outn、正相电源端口vddp和反相电源端口vddn；
[0007]所述开关电路包括一个PMOS管和一个NMOS管；所述开关电路实现主时钟放大器的使能和关断；
[0008]所述使能信号发生器包括输入端in、正相输出端swp和反相输出端swn；所述使能信号发生器为能够产生使得主时钟放大器只在输入信号的某一部分时间工作的使能控制信号；
[0009]参考信号同时输入到使能信号发生器的输入端inp和主时钟放大器的输入端in；使能信号发生器的反相输出端swn连接到开关电路的NMOS的栅端，使能信号发生器的正相输出端swp连接到开关电路的PMOS的栅端；
[0010]其中，
[0011]所述开关电路的NMOS管的源端和主时钟放大器的反相电源端口vddn相连，所述开关电路的PMOS管的源端和主时钟放大器的正相电源端口vddp相连；
[0012]或者，所述开关电路的NMOS管的漏端和主时钟放大器的反相电源端口vddn连接，开关电路的PMOS管的漏端和主时钟放大器的正相电源端口vddp连接。
[0013]进一步地，所述使能信号发生器包括两个NMOS管和两个PMOS管，采用反相器接法，其中NMOS管和PMOS管的强度不同，分别产生占空比大于50％的信号sw_n和占空比小于50％的信号sw_p。
[0014]进一步地，所述时钟放大器电路还包括高通滤波器，所述高通滤波器能够实现信
号的交流耦合，参考信号经高通滤波器滤波后输入到使能信号发生器的输入端inp和主时钟放大器的输入端in。
[0015]进一步地，所述时钟放大器电路由三极管实现。
[0016]本专利技术的有益效果如下：
[0017]本专利技术的低功耗时钟放大器可以同时保持参考时钟放大器噪声性能基本不变的情况下大大降低时钟放大器电路的功耗。本专利技术可以广泛应用于时钟电路中时，可以大大降低时钟放大器的功耗。
附图说明
[0018]图1为本专利技术的时钟放大器电路的示意图；其中，图(a)和(b)分别为开关电路和主时钟放大器的两种不同的连接方式；图(c)和(d)分别为图(a)和(b)增加了高通滤波器后的示意图。
[0019]图2为使能信号发生器的电路图。
[0020]图3为传统时钟放大器的电压以及电流波形图。
[0021]图4为本专利技术的电压以及电流波形图示意图。
具体实施方式
[0022]下面根据附图和优选实施例详细描述本专利技术，本专利技术的目的和效果将变得更加明白，应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0023]如图1所示，本专利技术的低功耗时钟放大器电路，包括高通滤波器、使能信号发生器、开关电路和主时钟放大器。作为其中一种实施方式，本专利技术的时钟放大器电路可以由三极管实现。高通滤波器为能够实现信号的交流耦合，参考信号经高通滤波器滤波后输入到使能信号发生器的输入端inp和主时钟放大器的输入端in，避免了前级电路的共模电平对本专利技术的影响。但是假使前级电路的共模电平和本专利技术的共模电平是一致的情况下，高通滤波器也不是必须的。高通滤波器的共模电频Vbias一般为二分之一电源电压，但是也可以是别的偏置电平。
[0024]主放大器可以被开关电路PM
SW
/NM
SW
打开和关闭。主放大器主要由基于反相器结构的放大器(PM1/NM1)构成。主时钟放大器包括参考时钟输入端inp、参考时钟输入端outn、正相电源端口vddp和反相电源端口vddn；开关电路包括一个PMOS管和一个NMOS管；开关电路实现主时钟放大器的使能和关断；使能信号发生器包括输入端in、正相输出端swp和反相输出端swn；使能信号发生器为能够产生使得主时钟放大器只在输入信号的某一部分时间工作的使能控制信号；参考信号同时输入到使能信号发生器的输入端inp和主时钟放大器的输入端in；使能信号发生器的反相输出端swn连接到开关电路的NMOS的栅端，使能信号发生器的正相输出端swp连接到开关电路的PMOS的栅端。其中，开关电路的NMOS管的源端和主时钟放大器的反相电源端口vddn相连，开关电路的PMOS管的源端和主时钟放大器的正相电源端口vddp相连；或者，开关电路的NMOS管的漏端和主时钟放大器的反相电源端口vddn连接，开关电路的PMOS管的漏端和主时钟放大器的正相电源端口vddp连接。
[0025]由于时钟放大器的噪声主要贡献在输出信号上升下降沿的时候，因此通过使能信号发生器产生使能信号来使能时钟放大器，使时钟放大器只在输入信号的上升下降沿工
作，这样避免了时钟放大器功耗的浪费。
[0026]使能信号发生器电路如图2所示，使能信号发生器包括两个NMOS管和两个PMOS管，采用反相器接法，NMOS管和PMOS管的强度不同，分别产生占空比大于50％的信号sw_n和占空比小于50％的信号sw_p。使能信号发生器的主要作用是产生使时钟放大器只在输入信号的上升下降沿工作的使能信号，在本专利技术中能够调节使能信号发生器中PM
swp
/NM
swp
以及PM
swn
/NM
swn
的栅长比的比例。使能信号信号发生器只是用来产生使能主时钟放大器的信号，因此使能信号放大器的噪声基本对时钟放大器的噪声性能没有什么影响，这样可以将使能信号发生器的尺寸减小到远小于主时钟放大器的尺寸，即使用更高阈值电压的管子类型和更小的W/L来实现更小的功耗。图2中的PM
swp
/NM
swp
的强度比小于一，PM
swn
/NM
swn
的强度比大于一，从而产生占空比大于50％的信号sw_n和占空比小于50％的信号sw_p。具体的取值可以根据输入信号的幅度以及工艺等来进而调整使能信号发生器的脉冲宽度。
...

【技术保护点】

【技术特征摘要】
1.一种低功耗时钟放大器电路，其特征在于，该时钟放大器电路包括主时钟放大器、开关电路、使能信号发生器；所述主时钟放大器包括参考时钟输入端inp、参考时钟输入端outn、正相电源端口vddp和反相电源端口vddn；所述开关电路包括一个PMOS管和一个NMOS管；所述开关电路实现主时钟放大器的使能和关断；所述使能信号发生器包括输入端in、正相输出端swp和反相输出端swn；所述使能信号发生器为能够产生使得主时钟放大器只在输入信号的某一部分时间工作的使能控制信号；参考信号同时输入到使能信号发生器的输入端inp和主时钟放大器的输入端in；使能信号发生器的反相输出端swn连接到开关电路的NMOS的栅端，使能信号发生器的正相输出端swp连接到开关电路的PMOS的栅端；其中，所述开关电路的NMOS管的源端和主时钟放大器的反相电源端口vddn相连，所述开关电路的PM...

【专利技术属性】
技术研发人员：徐豪杰，高翔，
申请(专利权)人：浙江大学，
类型：发明
国别省市：