锁存器及其电路和操作方法技术

本发明专利技术的实施例提供了一种锁存器及其电路和操作方法。锁存器电路包括交叉耦合的反相器，包括第一反相器和第二反相器。第一反相器和第二反相器在第一数据节点和第二数据节点处交叉耦合。输入单元耦合在交叉耦合的反相器和电源节点之间。输入单元响应于在输入单元的第一输入端子处接收的第一输入信号和在输入单元的第二输入端子处接收的第二输入信号来控制交叉耦合的反相器。第一晶体管连接在电源节点和供电节点之间。第一晶体管响应于使能信号改变为第一值而将电源节点连接到供电节点。第二晶体管连接在电源节点和地之间。第二晶体管响应于使能信号改变为第二值而将电源节点连接到地。连接到地。连接到地。

【技术实现步骤摘要】
锁存器及其电路和操作方法


[0001]本专利技术的实施例涉及锁存器及其电路和操作方法。

技术介绍

[0002]锁存器是具有两个稳定状态的电路并用于储存信息，即数据储存元件。锁存器存储单个数据位。例如，锁存器的两种状态中的一种表示一的位值，而另一种表示零的位值。锁存器可以通过施加到一个或多个控制输入的信号来改变状态，并且可以具有一个或两个输出。锁存器是顺序逻辑中的基本储存元件。例如，锁存器是计算机、通信和许多其他类型的系统中使用的数字电子系统的基本构建块。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种锁存器电路，包括：交叉耦合的反相器，包括第一反相器和第二反相器，其中，第一反相器和第二反相器在第一数据节点和第二数据节点处交叉耦合；输入单元，耦合在交叉耦合的反相器和电源节点之间，其中，输入单元响应于在输入单元的第一输入端子处接收的第一输入信号和在输入单元的第二输入端子处接收的第二输入信号来控制交叉耦合的反相器；第一晶体管，连接在电源节点和供电节点之间，其中，第一晶体管响应于使能信号改变为第一值而将电源节点连接到供电节点；以及第二晶体管，连接在电源节点和地之间，其中，第二晶体管响应于使能信号改变为第二值而将电源节点连接到地。
[0004]根据本专利技术实施例的另一个方面，提供了一种锁存器，包括：第一晶体管，其中，第一晶体管的源极连接到第一内部节点，第一晶体管的漏极连接到第一数据节点；第二晶体管，其中，第二晶体管的源极连接到第一数据节点，第二晶体管的漏极连接到地，并且其中，第二晶体管的栅极在第二数据节点处连接到第一晶体管的栅极；第三晶体管，其中，第三晶体管的源极连接到第二内部节点，第三晶体管的漏极连接到第二数据节点；第四晶体管，其中，第四晶体管的源极连接到第二数据节点，第四晶体管的漏极连接到地，并且其中，第四晶体管的栅极在第一数据节点处连接到第三晶体管的栅极；第五晶体管，其中，第五晶体管的源极连接到电源节点，第五晶体管的漏极连接到第一内部节点，第五晶体管的栅极连接到第一输入端子；第六晶体管，其中，第六晶体管的源极连接到电源节点，第六晶体管的漏极连接到第二内部节点，第六晶体管的栅极连接到第二输入端子；第七晶体管，其中，第七晶体管的源极连接到供电电压节点，并且第七晶体管的漏极连接到电源节点，其中，当第七晶体管使能时将电源节点连接到供电电压节点；以及第八晶体管，其中，第八晶体管的源极连接到电源节点，第八晶体管的漏极连接到地，其中，当第八晶体管使能时将电源节点连接到地，并且其中，锁存器用于将第一位值储存在第一数据节点处并将第二位值储存在第二数据节点处。
[0005]根据本专利技术实施例的又一个方面，提供了一种操作锁存器的方法，方法包括：在锁存器的输入单元的第一输入端子处接收第一输入信号；在输入单元的第二输入端子处接收
第二输入信号；响应于接收到第一输入信号和第二输入信号来控制锁存器的交叉耦合的反相器，其中，交叉耦合的反相器连接到输入单元，并且其中，输入单元连接在电源节点和交叉耦合的反相器之间；响应于接收到第一输入信号和第二输入信号，使能连接在电源节点和供电电压节点之间的第一晶体管，其中，当第一晶体管使能时，第一晶体管将电源节点连接到供电电压节点，其中，使能第一晶体管包括通过将使能信号改变为第一值来使能第一晶体管；在锁存器的第一数据节点处储存第一位值，在锁存器的第二数据节点处储存第二位值；以及使能连接在电源节点和地之间的第二晶体管，其中，使能第二晶体管包括通过将使能信号改变为第二值来使能第二晶体管。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1是示出根据一些实施例的示例锁存器的图。
[0008]图2是根据一些实施例的示例锁存器的电路图。
[0009]图3是示出根据一些实施例的具有寄生电容器的示例锁存器的图。
[0010]图4是示出根据一些实施例的具有初始晶体管的示例锁存器的图。
[0011]图5是示出根据一些实施例的用于操作锁存器的示例方法的流程图。
具体实施方式
[0012]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0013]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0014]图1是示出根据一些实施例的示例锁存器100的图。如图1所示，锁存器100包括第一输入端子(也称为端子Q)和第二输入端子(也称为端子QB)。另外，锁存器100包括第一输出端子(也称为端子Z)和第二输出端子(也称为端子ZB)。在示例中，端子QB与端子Q互补，并且端子ZB与端子Z互补。
[0015]两个输入端子，即端子Q和端子QB用于置位和复位锁存器100。置位锁存器100等效于储存位值1。在置位时，端子Z将变为逻辑高电平，并且端子ZB将变为逻辑低电平。复位具有相反的效果。当两个输入，即端子Q和端子QB都处于逻辑低时，锁存器100的当前状态被保
持。在一些示例中，锁存器100可以用作感测放大器。例如，锁存器100可以在端子Q和端子QB处接收差分输入信号，放大所接收的差分输入信号，并且在端子Z和端子ZB处提供放大的输出信号。
[0016]图2是根据一些实施例的锁存器100的电路图。例如，如图2所示，锁存器100包括交叉耦合的反相器202。交叉耦合的反相器202在节点Z处储存第一位值，并且在节点ZB处储存第二位值。因此，节点Z也可以被称为第一数据节点，并且节点ZB也可以被称为第二数据节点。端子Z连接到节点Z，并且端子ZB连接到节点ZB。在示例中，节点ZB与节点Z互补。
[0017]如图2所示，交叉耦合的反相器202包括第一反相器202a和第二反相器202b。第一反相器202a连接在节点W(也称为第一内部节点)与地之间。第二反相器202b连接在节点WB(也称为第二内部节点)与地之间。在示例中，第一反相器202a在节点Z和节点ZB处与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锁存器电路，包括：交叉耦合的反相器，包括第一反相器和第二反相器，其中，所述第一反相器和所述第二反相器在第一数据节点和第二数据节点处交叉耦合；输入单元，耦合在所述交叉耦合的反相器和电源节点之间，其中，所述输入单元响应于在所述输入单元的第一输入端子处接收的第一输入信号和在所述输入单元的第二输入端子处接收的第二输入信号来控制所述交叉耦合的反相器；第一晶体管，连接在所述电源节点和供电节点之间，其中，所述第一晶体管响应于使能信号改变为第一值而将所述电源节点连接到所述供电节点；以及第二晶体管，连接在所述电源节点和地之间，其中，所述第二晶体管响应于所述使能信号改变为第二值而将所述电源节点连接到所述地。2.根据权利要求1所述的锁存器电路，其中，所述第一反相器连接在第一内部节点和所述接地之间，并且其中，所述第二反相器连接在第二内部节点和所述地之间。3.根据权利要求2所述的锁存器电路，其中，所述输入单元包括第三晶体管和第四晶体管，其中，所述第三晶体管的源极连接到所述电源节点，并且所述第三晶体管的漏极连接到所述第一内部节点，并且其中，所述第四晶体管的源极连接到所述电源节点，所述第四晶体管的漏极连接到所述第二内部节点。4.根据权利要求3所述的锁存器电路，其中，所述第三晶体管的栅极连接到所述第一输入端子，并且所述第四晶体管的栅极连接到所述第二输入端子。5.根据权利要求4所述的锁存器电路，其中，当所述第三晶体管使能时，所述第三晶体管将所述第一内部节点连接到所述电源节点，并且其中，当所述第四晶体管使能时，所述第四晶体管将所述第二内部节点连接到所述电源节点。6.根据权利要求5所述的锁存器电路，其中，响应于所述第一输入信号而使能所述第三晶体管，并且响应于所述第二输入信号而使能所述第四晶体管。7.根据权利要求1所述的锁存器电路，其中，所述第一反相器包括第五晶体管和第六晶体管，其中，所述第五晶体管的源极连接到所述第一内部节点，并且所述第五晶体管的漏极连接到所述第一数据节点，其中，所述第六晶体管的源极连接到所述第一数据节点，所述第六晶体管的漏极连接到所述地，并且其中，所述第五晶体管的栅极连接到所述第六晶体管的栅极，所述第六晶体管的所述栅极又连接到所述第二数据节点。8.根据权利要求1所述的锁存器电路，其中，所述第二反相器包括第七晶体管和第八晶体管，其中，所述第七晶体管的源极连接到所述第二内部节点，并且所述第七晶体管的漏极连接到所述第二数据节点，其中，所述第八晶体管的源极连接到所述第二数据节点，并且所述第八晶体管的漏极连接到所述地，并且其中，所述第七晶体管的栅极...

【专利技术属性】
技术研发人员：李嘉富，林弘璋，池育德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：