异步复位D触发器制造技术

本实用新型专利技术揭示了一种异步复位D触发器，包括第一锁存器及第二锁存器；第一锁存器设有第一输入端、第一时钟信号端、第一输出端，所述第一输入端作为所述异步复位D触发器的输入端；第二锁存器设有第二输入端、第二时钟信号端、第二输出端，所述第一锁存器的第一输出端连接所述第二锁存器的第二输入端，所述第二输入端作为所述异步复位D触发器的输出端。本实用新型专利技术提出的异步复位D触发器，可使以传输门构成的异步复位D触发器消除由传输门引起的失效风险，从而可以较稳定的得到所需要的输出值，实现更好的使用效果；从而能更好地作为时序电路地基本组成单元为电路工作，达到理想的使用效果。使用效果。使用效果。

【技术实现步骤摘要】
异步复位D触发器


[0001]本技术属于电子电路
，涉及一种触发器，尤其涉及一种异步复位D触发器。

技术介绍

[0002]D触发器是时序电路的基本组成单元，具有记忆功能，可以用于数字信号的寄存、移位寄存、分频等功能，即利用存储的数字信息进行后续逻辑控制，因此被广泛应用于大规模和超大规模集成电路中。D触发器的性能对整个系统具有较大影响。
[0003]D触发器的复位方式通常可分为两类：同步复位和异步复位。同步复位方式是指复位信号和时钟同步，复位信号只有在时钟上升沿到来时才能起到复位的作用，否则无法完成对系统的复位工作；异步复位方式是指无论时钟边沿是否到来，只要复位信号有效就会对输出值进行复位。二者各有其优缺点，同步复位因为只有时钟有效电平到来时才有效，所以可以滤除高于时钟频率的毛刺，并可以使设计的系统成为完全的同步时序电路；异步复位结构简单，方便使用FPGA全局复位端口；同步复位中，只有当复位信号的有效时长大于时钟周期时，才能被识别并完成复位，并且由于大多数目标器件库中的DFF只有异步复位端口，所以在应用时需要额外的组合逻辑，占用了更多的逻辑资源；异步复位易受到毛刺的影响，在复位信号释放时，若刚好在时钟有效沿附近，则容易发生竞争冒险，出现亚稳态等等，亚稳态是指触发器无法在某个规定的时间段内达到一个可确定的状态。
[0004]在实际应用中，能够正确输出逻辑状态是D触发器最基本的要求，也是关乎到使用D触发器的电路系统是否能正确执行对应功能的关键因素。传统的使用两个含传输门结构的D锁存器构成的D触发器能够满足基本的使用要求，但是在D触发器D输入端电平翻转的应用场合中，指定在时钟信号从第一逻辑值切换到第二逻辑值的时刻，会由于第二锁存器中靠近第二锁存器输入端的传输门导通，使得第二锁存器当前与第一锁存器将传递的信号相反的值通过相连传输门对第一锁存器的值产生影响，表现为电平毛刺。因为D触发器最后的输出端Q的值实际上是由第一锁存器在时钟信号从第一逻辑值切换至第二逻辑值时刻的值所决定的，所以如果该电平毛刺的值足够大且持续时间足够长都会使第一锁存器锁存的状态值发生翻转，从而使D触发器输出端Q的输出值发生翻转，这就表示D触发器失效。进一步则可能产生对实际应用产生极其重大的影响。
[0005]图1为一种传统的使用传输门的D触发器的电路结构示意图，所述D触发器包括第一锁存器10和第二锁存器11，所述第一锁存器10具体包括：第一传输门T1，第二反相器INV2，第五反相器INV5，第二传输门T2；其中，第一传输门T1的输入端连接D触发器的数据输入端D，第一传输门的输出端连接第二反相器INV2的输入端，第二反相器INV2的输出端连接第二锁存器11输入的同时连接第五反相器INV5的输入端，第五反相器INV5通过第二传输门连接到第二反相器INV2的输入端。所述第二锁存器11具体包括：第三传输门T3，第四反相器INV4，第五反相器INV5，第四传输门T4；其中，第三传输门的T3输入端连接第一锁存器10的输出，第三传输门的输出端连接第四反相器INV4的输入端，第四反相器INV4的输出端与第
五反相器INV5的输入端相连，第五反相器通过第四传输门T4连接到第四反相器INV4的输入端，第四反相器INV4的输出即所述D触发器的输出端Q。
[0006]具体地，当时钟信号CLK为低电平时，第一锁存器10处于导通状态，此时通过第一传输门T1和第二反相器INV2输出逻辑相反数据QB，第二锁存器11处于锁存状态，输出端Q的值对应于上一个时钟周期采集的输入端D的值。
[0007]当时钟信号CLK由低电平变为高电平时，第一锁存器10处于锁存状态，对输出数据QB进行保持，而此时第二锁存器11处于导通状态，数据QB通过第三传输门T3和第四反相器传输到输出端Q，在D触发器的整个工作过程中，只有在时钟信号的上升沿处输出数据Q才会跟随输入数据D的变化而变化。
[0008]在具体应用实例中，当在时钟信号的某一上升沿时刻处，传统的该类D触发器的输入端D的值与上一时钟信号的上升沿时刻采集到的D值逻辑值呈相反状态时，以上一时钟信号的上升沿时刻采集到的D触发器的输入端D的逻辑值为1为例，这一时钟信号上升沿时刻D触发器的输入端D的值为0。此时由于第一锁存器10处于锁存状态，将逻辑状态“1”锁存在由第二反相器INV2，第五反相器INV5以及第二传输门T2构成的锁存器环路中，具体在第一锁存器10的输出端表现为逻辑状态“0”。与此同时，第二锁存器11中仍然保持着上升沿时刻前锁存在由第四反相器INV4，第五反相器INV5以及第四传输门T4构成的锁存器环路中的逻辑状态“1”。当第三传输门T3导通的时刻，虽然第一锁存器10可以通过第三传输门T3将在第二反相器INV2处的逻辑状态“0”传输至第二锁存器11，但是在第二锁存器11里第四反相器INV4的输入端处的逻辑状态“1”也会通过传输门作用到第一锁存器10的输出端，进而展现出电平毛刺的现象。
[0009]当出现在第一锁存器10中第二反相器INV2处的低电平毛刺足够作为第五反相器INV5的输入值影响使得其输出值翻转的状况时，即第五反相器INV5本应输出逻辑状态“0”，现在受到低电平毛刺的影响而输出逻辑状态“1”，于是第一锁存器内的环路状态在第二反相器INV2的输出端表现为“0”，最后通过第三传输门T3和第四反相器INV4传递到D触发器的输出端的逻辑状态为“1”。使得D触发器不能够正确进行逻辑信号的传递，表明此时D触发器出现了失效问题，这对后续电路可能会产生很重要的影响。
[0010]同理，以上一时钟信号的上升沿时刻采集到的D触发器的输入端D的逻辑值为0为例，在上述风险发生的时刻处，会在第一锁存器10的输出端展现出高电平毛刺的现象，该电平毛刺也可能会导致第一锁存器10锁存在环路的状态发生翻转，进而使D触发器的输出端的逻辑状态发生错误，同样会令D触发器出现失效问题。
[0011]有鉴于此，如今迫切需要设计一种新的D触发器，以便克服现有D触发器存在的上述至少部分缺陷。

技术实现思路

[0012]本技术提供一种异步复位D触发器，可使以传输门构成的异步复位D触发器消除由传输门引起的失效风险，从而可以较稳定的得到所需要的输出值，实现更好的使用效果；从而能更好地作为时序电路地基本组成单元为电路工作，达到理想的使用效果。
[0013]为解决上述技术问题，根据本技术的一个方面，采用如下技术方案：
[0014]一种异步复位D触发器，所述异步复位D触发器包括：
[0015]第一锁存器，设有第一输入端、第一时钟信号端、第一输出端，所述第一输入端作为所述异步复位D触发器的输入端；所述第一时钟信号端用以接收第一时钟信号，所述第一时钟信号能实现对所述第一锁存器的状态控制；以及
[0016]第二锁存器，设有第二输入端、第二时钟信号端、第二输出端，所述第一锁存器的第一输出端连接所述第二锁存器的第二输入端，所述第二输入端作为所述异步复位D触发器的输出端；所述第二时钟信号端用以接收第二时钟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种异步复位D触发器，其特征在于，所述异步复位D触发器包括：第一锁存器，设有第一输入端、第一时钟信号端、第一输出端，所述第一输入端作为所述异步复位D触发器的输入端；所述第一时钟信号端用以接收第一时钟信号，所述第一时钟信号能实现对所述第一锁存器的状态控制；以及第二锁存器，设有第二输入端、第二时钟信号端、第二输出端，所述第一锁存器的第一输出端连接所述第二锁存器的第二输入端，所述第二输入端作为所述异步复位D触发器的输出端；所述第二时钟信号端用以接收第二时钟信号，所述第二时钟信号能实现对所述第二锁存器的状态控制。2.根据权利要求1所述的异步复位D触发器，其特征在于：所述异步复位D触发器进一步包括缓冲电路，所述缓冲电路设置于所述第一锁存器与第二锁存器之间，作为所述第一锁存器与第二锁存器之间的缓冲；所述缓冲电路包括：第一反相器，所述第一锁存器的第一输出端连接所述第一反相器的输入端；第二反相器，所述第一反相器的输出端连接所述第二反相器的输入端；所述第二反相器的输出端连接所述第二锁存器的第二输入端。3.根据权利要求1所述的异步复位D触发器，其特征在于：所述异步复位D触发器进一步包括：第三反相器，其输入端接收时钟信号，所述第三反相器的输出端输出第二时钟信号；第四反相器，所述第三反相器的输出端连接第四反相器的输入端，所述第四反相器的输出端输出第一时钟信号。4.根据权利要求2所述的异步复位D触发器，其特征在于：在时钟信号为第一逻辑值时，第一锁存器处于导通状态，将第一锁存器的第一输入端的值通过第一锁存器输出到第一锁存器的输出端，此时第二锁存器处于锁存状态，第二锁存器的第二输出端输出到异步复位D触发器的输出端的值为上一个状态的值；在时钟信号为第二逻辑值时，第二锁存器处于导通状态，此时第一锁存器处于锁存状态，第二锁存器将第一锁存器的第一输出端的值作为其第二输入端的值并且输出到第二锁存器的第二输出端，即异步复位D触发器的输出端；上述第一逻辑值与上述第二逻辑值相反。5....

【专利技术属性】
技术研发人员：相琛，杨城，
申请(专利权)人：昂赛微电子上海有限公司，
类型：新型
国别省市：