电平转换锁存器和电平切换器制造技术

本发明专利技术公开了一种电平转换锁存器和电平切换器，电平转换锁存器包括两个输入电路和交叉耦合对；其锁存速度快，支持复杂逻辑信号输入即多个输入的组合，同时电路结构简单，输入电路不需要额外复杂的逻辑门电路组合，能够节省器件数量和电路面积；本申请中的电平切换器由所述电平转换锁存器等构成，继承其锁存速度快的优点，具有开关控制延时短、速度快的特点，同时通过所产生的非交叠时钟控制开关管，能够保证被控制开关管的不同时导通，避免电路异常工作。工作。工作。

【技术实现步骤摘要】
电平转换锁存器和电平切换器


[0001]本专利技术涉及一种集成电路技术，更具体地说，涉及一种电平转换锁存器和电平切换器。

技术介绍

[0002]图1为现有技术中的一种电平转换锁存器，该电路为单输入信号，如果要实现多输入控制最终的输出，需要在前级增加额外的数字逻辑组合；对于信号INB需要额外的一个反相器，对于IND需要额外的两个反向器驱动；需要SR逻辑门锁存器作为中间级接收两个互补的逻辑输入，逻辑门数量较多。因此，如何提出一种支持输入多个复杂逻辑信号组合的输入，同时不需要额外逻辑门电路组合，能够节省器件数量和电路面积的电平转换锁存器，已成为本领域技术人员亟待解决的问题之一。

技术实现思路

[0003]有鉴于此，本专利技术提供了一种电平转换锁存器和功率转换器非交叠时钟开关控制电路电平切换器，以支持输入多个复杂逻辑信号组合的输入，同时能够节省器件数量和电路面积。
[0004]第一方面，本专利技术提供一种电平转换锁存器，包括：第一输入电路，接收至少一个输入信号，根据其所有输入信号生成第一逻辑；
[0005]第二输入电路，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电平转换锁存器，其特征在于，包括：第一输入电路，接收至少一个输入信号，根据其所有输入信号生成第一逻辑；第二输入电路，接收至少一个输入信号，根据其所有输入信号生成第二逻辑；交叉耦合对，其复位端口接收所述第一逻辑，置位端口接收所述第二逻辑，根据所述第一逻辑和所述第二逻辑高低电平的取值不同，输出对应的逻辑高电平或逻辑低电平。2.根据权利要求1所述的电平转换锁存器，其特征在于：所述第一逻辑和所述第二逻辑不同时为低电平。3.根据权利要求1所述的电平转换锁存器，其特征在于：当所述第一逻辑和所述第二逻辑同时为高电平时，所述交叉耦合对的输出逻辑保持不变。4.根据权利要求1所述的电平转换锁存器，其特征在于：当所述第一逻辑和所述第二逻辑为不同的电平时，所述交叉耦合对的输出逻辑具有预定电平。5.根据权利要求4所述的电平转换锁存器，其特征在于：当所述第一逻辑为低电平，所述第二逻辑为高电平时，所述交叉耦合对输出为逻辑低电平；当所述第一逻辑为高电平，所述第二逻辑为低电平时，所述交叉耦合对输出为逻辑高电平。6.根据权利要求1所述的电平转换锁存器，其特征在于：当所述第一逻辑由高电平转换为低电平，所述第二逻辑保持高电平时，所述第一逻辑从所述复位端口到达所述电平转换锁存器输出端口的信号延迟时间为第一延迟；当所述第一逻辑保持高电平，所述第二逻辑由高电平转换为低电平时，所述第二逻辑从所述置位端口到达所述电平转换锁存器输出端口的信号延迟时间为第二延迟，所述第一延迟和所述第二延迟不同。7.根据权利要求1所述的电平转换锁存器，其特征在于：所述交叉耦合对包括两个交叉连接的PMOS晶体管：第一PMOS管和第二PMOS管，各个晶体管的栅极连接另一个晶体管的漏极；各个晶体管的源极连接电源电压；其中所述第一PMOS管的漏极为所述复位端口，所述第二PMOS管的漏极为所述置位端口，所述第一PMOS管的漏极同时为所述交叉耦合对的输出端口。8.根据权利要求1所述的电平转换锁存器，其特征在于：所述第一输入电路包括四个NMOS晶体管：第一NMOS管～第四NMOS管，其中所述第一NMOS管、所述第二NMOS管及所述第四NMOS管依次串联，所述第一NMOS管的源极和参考地连接，所述第四NMOS管的漏极和所述交叉耦合对的其中一个输入端口连接；所述第三NMOS管并联在所述第一NMOS管的源极和所述第二NMOS管的漏极之间；所述第四NMOS管的栅极和供电电压连接。9.根据权利要求1所述的电平转换锁存器，其特征在于：所述第二输入电路包括三个NMOS晶体管，其中两个晶体管并联后和第三个NMOS管串联于参考地和置位端口之间。10.根据权利要求1所述的电平转...

【专利技术属性】
技术研发人员：来晨，曲光阳，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：