一种简单低成本信号锁存电路制造技术

本实用新型专利技术公开了一种简单低成本信号锁存电路，涉及电子电路技术领域。本实用新型专利技术包括VCC输入端、三极管Q1、三极管Q2、LOGIC/CLR控制端、INPUT输入端和OUTPUT输出端；VCC输入端通过负载电阻R1后分别与OUTPUT输出端、三极管Q1集电极、三极管Q2基极连接；三极管Q1发射极接地、基极通过负载电阻R3与INPUT输入端连接；三极管Q2的发射极通过负载电阻R2与LOGIC/CLR控制端连接，集电极与三极管Q1的基极连接。本实用新型专利技术通过一个NPN三极管和一个PNP三极管之间的组合，在能够实现对保护信号锁存的功能的情况下，降低生产成本，且零件简单易用，便于更换，易于推广使用。易于推广使用。易于推广使用。

【技术实现步骤摘要】
一种简单低成本信号锁存电路


[0001]本技术属于电子电路
，特别是涉及一种简单低成本信号锁存电路。

技术介绍

[0002]在电子电路中，当保护信号被触发后，电路系统会执行相应的保护动作，此时会导致保护信号被复位，系统在保护与复位之间来回切换，进而导致电路系统的工作状态无法维持稳定。目前，解决该问题的方法是在保护信号后面增加一级锁存器芯片，将保护信号锁定，待系统识别到所有故障均消失后，才会在电路系统复位前将保护信号复位。但该方法需要预先对锁存器芯片进行编译烧录程序，较为麻烦，且成本较高。

技术实现思路

[0003]本技术的目的在于提供一种简单低成本信号锁存电路，解决现有的电路系统保护信号复位成本较高且麻烦的问题。
[0004]为解决上述技术问题，本技术是通过以下技术方案实现的：
[0005]本技术为一种简单低成本信号锁存电路，包括：
[0006]VCC输入端、三极管Q1、三极管Q2、LOGIC/CLR控制端、INPUT输入端和OUTPUT输出端；
[0007]所述VCC输入端通过负载电阻R1后分别与OUTPUT输出端、三极管Q1集电极、三极管Q2基极连接，将信号电路的电源电压信号输入到信号锁存电路中；
[0008]所述三极管Q1发射极接地、基极通过负载电阻R3与INPUT输入端连接，将VCC输入端输入的保护信号处理；
[0009]所述三极管Q2的发射极通过负载电阻R2与LOGIC/CLR控制端连接，集电极与三极管Q1的基极连接，将VCC输入端输入的电源电压信号锁存；
[0010]所述LOGIC/CLR控制端，锁存使能和清除控制信号；
[0011]所述INPUT输入端向信号锁存电路输入保护信号；
[0012]所述OUTPUT输出端将信号锁存电路锁存的信号输出。
[0013]进一步地，所述三极管Q1为NPN三极管。
[0014]进一步地，所述三极管Q2为PNP三极管。
[0015]本技术具有以下有益效果：
[0016]本技术通过一个NPN三极管和一个PNP三极管之间的组合，在能够实现对保护信号锁存的功能的情况下，降低生产成本，且零件简单易用，便于更换，易于推广使用。
[0017]当然，实施本技术的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
[0018]为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，
对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本技术的一种简单低成本信号锁存电路的电路图。
具体实施方式
[0020]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0021]在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0022]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0023]在本技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
[0024]在本技术中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
[0025]请参阅图1所示，本技术为一种简单低成本信号锁存电路，包括：
[0026]VCC输入端、三极管Q1、三极管Q2、LOGIC/CLR控制端、INPUT输入端和OUTPUT输出端；
[0027]VCC输入端通过负载电阻R1后分别与OUTPUT输出端、三极管Q1集电极、三极管Q2基极连接，将信号电路的电源电压信号输入到信号锁存电路中；
[0028]三极管Q1发射极接地、基极通过负载电阻R3与INPUT输入端连接，将VCC输入端输入的保护信号处理；
[0029]三极管Q2的发射极通过负载电阻R2与LOGIC/CLR控制端连接，集电极与三极管Q1的基极连接，将VCC输入端输入的电源电压信号锁存；
[0030]LOGIC/CLR控制端，锁存使能和清除控制信号；
[0031]INPUT输入端向信号锁存电路输入保护信号；
[0032]OUTPUT输出端将信号锁存电路锁存的信号输出。
[0033]三极管Q1为NPN三极管。
[0034]三极管Q2为PNP三极管。
[0035]本技术为一种简单低成本信号锁存电路，具体的工作原理如下：
[0036]1、当INPUT输入端为低电平时，三极管Q1的集电极
‑
发射极不导通，此时OUTPUT输出端直接连通VCC输入端，OUTPUT输出端输出高电平；
[0037]2、当INPUT输入端为高电平时，三极管Q1的集电极
‑
发射极导通，此时由于负载电阻R1的存在，OUTPUT输出端与地连通，OUTPUT输出端为低电平；
[0038]3、当LOGIC/CLR控制端的信号为高电平时，三极管Q2的集电极
‑
发射极由于VCC输入端的阻断，OUTPUT输出端为高电平，此时存在以下三种情况：
[0039]3.1、当INPUT输入端输入一个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种简单低成本信号锁存电路，其特征在于，包括：VCC输入端、三极管Q1、三极管Q2、LOGIC/CLR控制端、INPUT输入端和OUTPUT输出端；所述VCC输入端通过负载电阻R1后分别与OUTPUT输出端、三极管Q1集电极、三极管Q2基极连接，将信号电路的电源电压信号输入到信号锁存电路中；所述三极管Q1发射极接地、基极通过负载电阻R3与INPUT输入端连接，将VCC输入端输入的保护信号处理；所述三极管Q2的发射极通过负载电阻R2与LOG...

【专利技术属性】
技术研发人员：陈前进，王鑫桃，方雪鹏，
申请(专利权)人：深圳天邦达科技有限公司，
类型：新型
国别省市：