包括非易失性存储单元的电子器件及其形成方法技术

本发明专利技术题为“包括非易失性存储单元的电子器件及其形成方法”。本公开涉及一种包括NVM单元的电子器件。该NVM单元可包括漏极/源极区、源极/漏极区、浮栅电极、控制栅电极和选择栅电极。可能使用在同一管芯上形成功率晶体管、高压晶体管和低压晶体管的工艺流程来制造NVM单元。可能使用硬掩模来形成尺寸相对较小的NVM，以在栅叠层和选择栅电极之间限定栅叠层和间隔件。栅介电层可能用于低压区中的选择栅电极和晶体管，并且允许快速读取时间。并且允许快速读取时间。并且允许快速读取时间。

【技术实现步骤摘要】
包括非易失性存储单元的电子器件及其形成方法


[0001]本公开涉及电子器件和形成该电子器件的方法，并且更具体地，涉及包括非易失性存储单元的电子器件及该电子器件的形成方法。

技术介绍

[0002]高性能嵌入式闪存对于许多先进的模拟/数字系统变得愈发重要。嵌入式非易失性存储器技术应与同一管芯上的其它器件的技术一起发展，以针对竞争对手的产品进行有效竞争。分离栅技术已成为众多选择中的首选技术。在工艺流程中集成稳健的非易失性存储器阵列存在挑战，该工艺流程还用于在同一管芯上形成功率晶体管和逻辑晶体管，而无需添加太多非易失性存储器阵列独有的工艺操作。需要进一步改进以完善工艺集成。

技术实现思路

[0003]本专利技术要解决的问题是使用与制造高压晶体管、低压晶体管或两者的工艺流程兼容的工艺流程来形成包括非易失性存储单元的电子器件。
[0004]在一个方面，公开了一种形成电子器件的方法。该方法可以包括在基底上方形成第一栅构件；在第一栅构件上方形成第一过程停止构件；在该第一栅构件、该第一过程停止构件以及该基底的未被该第一栅构件和该第一过程停止构件覆盖的部分上方形成栅电极层；在该栅电极层上方形成第二过程停止构件，其中该第二过程停止构件不覆盖该第一栅构件和该第一过程停止构件；以及移除该栅电极层的一部分以暴露该第一过程停止构件以形成不接触该第一栅构件的第二导电构件。
[0005]在一个实施方案中，该方法还包括使第二导电构件图案化以形成低压晶体管的栅电极。
[0006]在另一个实施方案中，该方法还包括形成电荷存储构件；使该第一栅构件图案化以限定控制栅电极；以及使该第二栅构件图案化以限定选择栅电极。
[0007]在一个具体实施方案中，该方法还包括移除该第一过程停止构件；在该控制栅构件上方并且邻近该选择栅构件的侧面形成侧壁间隔件；以及在该控制栅电极上方形成第一硅化物构件，并且在该选择栅电极上方形成第二硅化物构件。侧壁间隔件可以降低在第一硅化物构件与第二硅化物构件之间桥接的可能性。
[0008]在另一具体实施方案中，该方法还包括形成浮栅层；在该浮栅层上方形成氧化物
‑
氮化物
‑
氧化物层；形成控制栅层；以及使该浮栅层和该控制栅层图案化以限定该浮栅电极的侧面和该控制栅电极的侧面。当使浮栅层和控制栅层图案化时，可能会暴露氧化物
‑
氮化物
‑
氧化物层的一部分。该方法还包括形成与氧化物
‑
氮化物
‑
氧化物层的部分相邻的氧化物间隔件；以及在形成氧化物间隔件之后移除该第一过程停止构件。
[0009]在另一具体实施方案中，该方法还包括形成电荷存储层；形成控制栅层；以及使电荷存储层和控制栅层图案化以限定电荷存储构件和控制栅构件。该电荷存储构件包括该电荷存储构件的第一侧面，并且该控制栅构件包括控制栅构件的第一侧面。该方法还可以包
括使电荷存储构件和控制栅构件图案化以限定电荷存储构件的第二侧面和控制栅电极的第二侧面。在形成栅电极层之前执行图案化以限定第一侧面，并且在形成栅电极层之后执行图案化以限定第二侧面。
[0010]在另一方面，公开了一种电子器件。该电子器件可以包括非易失性存储单元。该非易失性存储单元可以包括：漏极/源极区；源极/漏极区；电荷存储构件，该电荷存储构件比该漏极/源极区更靠近该源极/漏极区；控制栅电极，该控制栅电极覆盖该电荷存储构件；第一硅化物构件，该第一硅化物构件覆盖该控制栅电极；选择栅电极，该选择栅电极比该源极/漏极区更靠近该漏极/源极区；第二硅化物构件，该第二硅化物构件覆盖该选择栅电极；以及间隔件，该间隔件设置在该第一硅化物构件与该第二硅化物构件之间。
[0011]在一个实施方案中，非易失性存储单元还包括隧道介电层，该隧道介电层位于电荷存储构件下方；以及第一栅介电层，该第一栅介电层位于该选择栅电极下方，其中该第一栅介电层比该隧道介电层薄。该电子器件还包括晶体管，该晶体管包括比该第一栅介电层厚的第二栅介电层，其中该晶体管是功率晶体管或高压晶体管。
[0012]在另一方面，公开了一种形成电子器件的方法。该方法可以包括在基底上方形成第一栅构件，其中该第一栅构件具有近侧；形成具有与该第一栅构件的该近侧相邻的近侧的第二栅构件；在该第一栅构件和该第二栅构件的部分上方形成掩模构件，其中该掩模构件覆盖该第一栅构件和该第二栅构件的近侧；移除该第一栅构件的未被该掩模构件覆盖的暴露部分以形成具有与该近侧相对的远侧的第一栅电极；以及移除该第二栅构件的未被该掩模构件覆盖的暴露部分以形成具有与该近侧相对的远侧的第二栅电极。
[0013]在一个实施方案中，该方法还包括在形成该第一栅构件之前形成具有近侧的电荷存储构件；以及移除该电荷存储构件的未被该掩模构件覆盖的部分，其中在移除该部分之后，该电荷存储构件的剩余部分具有与该近侧相对的远侧。在成品器件中，电荷存储构件、第一栅电极和第二栅电极的近侧彼此相邻，并且电荷存储构件和第一栅电极的远侧彼此相邻。该第一栅电极是控制栅电极，并且该第二栅电极是选择栅电极。
[0014]本专利技术实现的技术效果开发了一种工艺流程，该工艺流程非常适合形成(1)非易失性存储单元和(2)高压晶体管、低压晶体管或高压与低压晶体管。在一个实施方案中，可以形成叠栅结构，其中在一个步骤期间限定叠栅结构的侧面，并且在不同步骤期间限定叠栅结构的相对侧。在另一个实施方案中，可以从栅电极层限定选择栅电极，而栅电极层的一部分保持在存储器阵列的外部。在另一实施方案中，间隔件可以设置在选择栅电极与控制栅电极之间。间隔件可以有助于降低在选择栅电极和控制栅电极之间将发生硅化物桥接的可能性。
附图说明
[0015]在附图中以举例说明的方式示出实施方案，而实施方案并不受限于附图。
[0016]图1包括在形成栅叠层和图案化抗蚀剂层之后的工件的部分的横截面图的图示，该工件包括非易失性存储器阵列和低压晶体管的部分。
[0017]图2包括在使层图案化以形成栅叠层并移除图案化的抗蚀剂层之后图1的工件的横截面图的图示。
[0018]图3包括在形成与栅叠层相邻的间隔件之后图2的工件的横截面图的图示。
[0019]图4包括在形成栅电极层和过程停止层之后图3的工件的横截面图的图示。
[0020]图5包括在移除非易失性构件阵列内的过程停止层的一部分之后图4的工件的横截面图的图示。
[0021]图6包括在移除栅电极层的覆盖栅叠层的部分之后图5的工件的横截面图的图示。
[0022]图7包括在形成与选择栅构件相邻的可选间隔件之后图6的工件的横截面图的图示。
[0023]图8包括在形成用于限定浮动、控制和选择栅电极的图案化硬掩模层之后图7的工件的横截面图的图示。
[0024]图9包括在限定栅叠层和对源极/漏极区进行掺杂之后图8的工件的横截面图的图示。
[0025]图10包括在退火以激活源极/漏极区的掺杂剂之后图9的工件的横截面图的图示。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成电子器件的方法，所述方法包括：在基底上方形成第一栅构件；在所述第一栅构件上方形成第一过程停止构件；在所述第一栅构件、所述第一过程停止构件以及所述基底的未被所述第一栅构件和所述第一过程停止构件覆盖的部分上方形成栅电极层；在所述栅电极层上方形成第二过程停止构件，其中所述第二过程停止构件不覆盖所述第一栅构件和所述第一过程停止构件；以及移除所述栅电极层的一部分以暴露所述第一过程停止构件以形成不接触所述第一栅构件的第二导电构件。2.根据权利要求1所述的方法，还包括：使所述第二导电构件图案化以形成用于低压晶体管的栅电极。3.根据权利要求1或2所述的方法，还包括：形成电荷存储构件；使所述第一栅构件图案化以限定控制栅电极；以及使第二栅构件图案化以限定选择栅电极。4.根据权利要求3所述的方法，还包括：移除所述第一过程停止构件；在控制栅构件上方并且邻近选择栅构件的侧面形成侧壁间隔件；以及在所述控制栅电极上方形成第一硅化物构件，并且在所述选择栅电极上方形成第二硅化物构件，其中所述侧壁间隔件降低所述第一硅化物构件与所述第二硅化物构件之间桥接的可能性。5.根据权利要求3所述的方法，还包括：形成浮栅层；在所述浮栅层上方形成氧化物
‑
氮化物
‑
氧化物层；形成控制栅层；使所述浮栅层和所述控制栅层图案化以限定浮栅电极的侧面和所述控制栅电极的侧面，其中在使所述浮栅层和所述控制栅层图案化时，所述氧化物
‑
氮化物
‑
氧化物层的一部分被暴露；形成与所述氧化物
‑
氮化物
‑
氧化物层的所述一部分相邻的氧化物间隔件；以及在形成氧化物间隔件之后移除所述第一过程停止构件。6.根据权利要求3所述的方法，还包括：形成电荷存储层；形成控制栅层；使所述电荷存储层和所述控制栅层图案化以限定电荷存储构件和控制栅构件，其中所述电荷存储构件包括所述电荷存储构件的第一侧面，并且所述控制栅构件包括控制栅构件的第一侧面；以及使所述电荷存储构件和所述控制栅构件图案化以限定所述电荷存储构件的第二侧面和所述控制栅电极的第二侧面，...

【专利技术属性】
技术研发人员：陈伟泽，S，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：