本公开提出一种存储器装置。存储器装置包括栅极电极层以及放置于基板上方的互连层的堆叠。放置在基板上方的第一存储器单元包括垂直延伸穿过栅极电极层的堆叠的第一源极/漏极导线以及第二源极/漏极导线。通道层以及存储器层放置在第一源极/漏极导线以及第二源极/漏极导线的外侧壁上。第一阻挡结构放置在第一源极/漏极导线以及第二源极/漏极导线之间。第一保护衬层将第一阻挡结构与第一源极/漏极以及第二源极/漏极导线的每一个分开。第二阻挡结构放置在第一源极/漏极导线的相异侧上，且利用第二保护衬层而与第一源极/漏极导线间隔开。开。开。
【技术实现步骤摘要】
存储器装置
[0001]本专利技术涉及一种存储器装置，尤其涉及一种三维的存储器阵列。
技术介绍
[0002]二维(2D)存储器阵列在电子设备中很普遍，并且可以包括例如NOR快闪存储器阵列、NAND快闪存储器阵列、动态随机存取存储器(DRAM)阵列等等。然而，二维存储器阵列已达到尺寸的极限，因此也达到了存储器密度的极限。三维(3D)存储器阵列用于增加存储器密度的有前途的候选者，并且可以包括例如三维NAND快闪存储器阵列、三维NOR快闪存储器阵列等。
技术实现思路
[0003]在一些实施例中，本公开有关于一种存储器装置，包括放置于基板上方的栅极电极层的堆叠；以及放置于每个栅极电极层上方以及下方的互连介电层；以及放置于基板上方的第一存储器单元，其中第一存储器单元包括：垂直延伸穿过栅极电极层的堆叠的第一源极/漏极导线、垂直延伸穿过栅极电极层的堆叠的第二源极/漏极导线、放置于第一源极/漏极导线以及第二源极/漏极导线的最外侧壁上并在它们之间延伸的通道层、设置在通道层的最外侧壁上的存储器层、设置在第一源极/漏极导线的第一侧以及第二源极/漏极导线的第一侧之间的第一阻挡结构、直接设置在第一源极/漏极导线的第一侧与第一阻挡结构之间且直接设置在第二源极/漏极导线的第一侧与第一阻挡结构之间的第一保护衬层、放置于第一源极/漏极导线的第二侧上的第二阻挡结构以及直接设置在第二阻挡结构以及第一源极/漏极导线的第二侧之间的第二保护衬层。
[0004]本公开有关于一种存储器装置，包括：与放置于基板上方的互连介电层交错的栅极电极层的堆叠、垂直延伸穿过栅极电极层的堆叠的第一源极/漏极导线以及第二源极/漏极导线、在第一源极/漏极导线以及第二源极/漏极导线之间延伸的通道层以及存储器层、垂直延伸穿过栅极电极层的堆叠并且直接放置于第一以及第二源极/漏极导线之间的第一阻挡结构、设置在第一阻挡结构以及第一源极/漏极导线之间的第一保护衬层以及设置在第一源极/漏极导线的上表面上的第二保护衬层，其中第一保护衬层设置在第一源极/漏极导线的外侧壁以及下表面上。
[0005]本公开有关于一种形成方法，该形成方法包括在基板上方的互连介电层之间形成虚置栅极电极层的堆叠；在虚置栅极电极层的堆叠内形成第一沟槽；用栅极电极层代替虚置栅极电极层；在第一沟槽内形成存储器层、通道层以及第一介电层；用介电材料填充第一沟槽的剩余部分；在介电材料内形成第一开口以在第一沟槽内形成第一阻挡结构；在第一开口内形成第一保护衬里材料；在第一开口内形成牺牲结构；去除第一保护衬里材料的一部分以及牺牲结构的一部分，以分别在牺牲结构内形成第一保护衬层以及第二开口；在牺牲结构的第二开口内形成第二保护衬层；在第二开口的其余部分内形成第二阻挡结构；去除牺牲结构，并用导电材料代替牺牲结构，以形成被第一保护衬层以及第二保护衬层包围
的源极/漏极导线。
附图说明
[0006]根据以下的详细说明并配合所附附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。
[0007]图1为根据本专利技术的一些实施例所述的集成芯片的透视图，其中上述机体芯片包括具有围绕阻挡结构的保护衬层的三维NOR型存储器阵列；
[0008]图2为根据本专利技术的一些实施例所述的图1的集成芯片的俯视图；
[0009]图3为对应图1的俯视图且包括覆盖三维NOR型存储器阵列的晶体管的俯视图；
[0010]图4及图5为根据本专利技术的一些实施例所述的包括三维NOR型存储器阵列的集成芯片的剖面图，其中三维NOR型存储器阵列排列成具有围绕阻挡结构的保护衬层；
[0011]图6
‑
图26为根据本专利技术的一些实施例所述的形成三维NOR型存储器阵列的形成方法的透视图，其中三维NOR型存储器阵列排列成具有围绕阻挡结构的保护衬层以减少在各种图形化程序中阻挡结构的需移除的部分，由此提升不同存储器单元之间的电性隔离；以及
[0012]图27为根据本专利技术的一些实施例所述的图6
‑
图26所示的形成方法的流程图。
[0013]附图标记如下：
[0014]100,600
‑
2600:透视图
[0015]102:基板
[0016]104:互连介电层
[0017]106:栅极电极层
[0018]108:源极/漏极导线
[0019]108a:第一源极/漏极导线
[0020]108b:第二源极/漏极导线
[0021]109:介电层
[0022]110:通道层
[0023]110a:第一通道区
[0024]110b:第二通道区
[0025]112:存储器层
[0026]114:第一阻挡结构
[0027]116:第二阻挡结构
[0028]118:第一保护衬层
[0029]120:第二保护衬层
[0030]122:存储器单元
[0031]122a:第一存储器单元
[0032]122b:第二存储器单元
[0033]122c:第三存储器单元
[0034]126:栅极介电层
[0035]200,300:俯视图
[0036]202:第一外侧壁
[0037]204:第一下表面
[0038]206:第一上表面
[0039]208:第二外侧壁
[0040]210:第二下表面
[0041]212:第二上表面
[0042]302a:第一晶体管
[0043]302b:第二晶体管
[0044]400,500:剖面图
[0045]602:虚置栅极电极层
[0046]702:第一沟槽
[0047]902:第一介电材料
[0048]1002:第二沟槽
[0049]1004:第三沟槽
[0050]1202:第二介电材料
[0051]1502:连续存储器层
[0052]1504:连续通道层
[0053]1506:连续介电层
[0054]1508:第三介电材料层
[0055]1702:第四介电材料
[0056]1804:第四开口
[0057]2102:连续保护衬层
[0058]2202:牺牲结构
[0059]2302:第五开口
[0060]2502:第六开口
[0061]t1:第一厚度
[0062]t2:第二厚度
[0063]d1:第一距离
[0064]d2:第二距离
[0065]2702～2724:步骤流程
具体实施方式
[0066]以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开书叙述了一第一特征形成于本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器装置，包括：放置于一基板的多个栅极电极层的堆叠；放置于上述栅极电极层的每一个之上以及之下的多个互连介电层；一第一存储器单元，放置于上述基板上且包括：一第一源极/漏极导线，垂直延伸穿越上述栅极电极层的堆叠；一第二源极/漏极导线，垂直延伸穿越上述栅极电极层的堆叠；一通道层，放置于上述第一源极/漏极导线以及上述第二源极/漏极导线的最外侧壁且延伸于上述第一源极/漏极导线以及第二源极/漏极导线之间；一存储器层，放置于上述通...
【专利技术属性】
技术研发人员：杨子庆，赖昇志，江昱维，蒋国璋，孙宏彰，吴承润，杨丰诚，林仲德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。