包括含有存储器单元串的存储器阵列的集成电路系统及用于形成存储器阵列的方法技术方案

本申请案涉及一种包括含有存储器单元串的存储器阵列的集成电路系统及用于形成存储器阵列的方法。所述方法包括：将垂直延伸的沟道材料串形成为包括垂直交替的第一层及第二层的堆叠。在所述第一层中的一者中及在所述第二层中的一者中的沟道材料串中的个别者的横向外侧形成衬垫。各向同性地蚀刻所述衬垫以在所述一个第一层之上的所述一个第二层中形成空隙空间。所述空隙空间中的个别者横向地在所述个别沟道材料串与所述一个第二层中的所述第二层材料之间。抵靠在所述一个第一层中的所述沟道材料串的沟道材料的侧壁形成导电掺杂半导电材料，且其向上延伸到所述一个第二层中的所述空隙空间中。的所述空隙空间中。的所述空隙空间中。

Integrated circuit system including memory array containing memory cell string and method for forming memory array

【技术实现步骤摘要】
包括含有存储器单元串的存储器阵列的集成电路系统及用于形成存储器阵列的方法


[0001]本文公开的实施例涉及包括含有存储器单元串的存储器阵列的集成电路系统及用于形成包括存储器单元串的存储器阵列的方法。

技术介绍

[0002]存储器是一种类型的集成电路，并且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(也可称为位线、数据线或感测线)及存取线(也可称为字线)来写入或读取存储器单元。感测线可沿阵列的列导电地互连存储器单元，并且存取线可沿阵列的行导电地互连存储器单元。可通过感测线及存取线的组合来唯一地寻址每一存储器单元。
[0003]存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在没有电力的情况下长时间存储数据。常规地将非易失性存储器指定为具有至少约10年的保留时间的存储器。易失性存储器耗散，因此经刷新/重写以维护数据存储。易失性存储器可具有几毫秒或更少的保留时间。无论如何，存储器单元经配置以按至少两个不同的可选状态来留存或存储存储器。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储超过两个电平或状态的信息。
[0004]场效应晶体管是可用在存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，其间具有半导电沟道区。导电栅极邻近沟道区并通过薄栅极绝缘体与其分离。向栅极施加合适电压允许电流通过沟道区从源极/漏极区中的一者流到另一者。当从栅极移除电压时，很大程度上防止电流流过沟道区。场效应晶体管还可包含额外结构，例如可逆可编程电荷存储区，作为栅极绝缘体与导电栅极之间的栅极构造的部分。
[0005]闪存是一种类型的存储器，并且在现代计算机及装置中具有众多用途。举例来说，现代个人计算机可具有存储在闪存芯片上的BIOS。作为另一实例，计算机及其它装置越来越普遍地在固态驱动器中利用闪存来代替常规硬盘驱动器。作为又一实例，闪存在无线电子装置中很流行，因为其使制造商能够在其变得标准化时支持新的通信协议，并且提供远程升级装置以用于增强特征的能力。
[0006]NAND可为集成闪存的基本架构。NAND胞单元包括至少一个选择装置，其串联耦合到存储器单元的串联组合(其中串联组合通常被称为NAND串)。NAND架构可以三维布置来配置，所述三维布置包括垂直堆叠的存储器单元，其个别地包括可逆编程竖直晶体管。控制或其它电路系统可形成在垂直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构还可包括个别地包括晶体管的垂直堆叠的存储器单元。
[0007]存储器阵列可布置在存储器页面、存储器块及部分块(例如，子块)以及存储器平面中，例如如在第2015/0228651号、第2016/0267984号及第2017/0140833号美国专利申请案公开案中的任何者中展示及描述。存储器块可至少部分界定垂直堆叠存储器单元的个别字线层中的个别字线的纵向轮廓。到这些字线的连接可在垂直堆叠存储器单元阵列的端处
或边缘处以所谓的“阶梯结构”发生。阶梯结构包含界定个别字线的接触区的个别“台阶”(替代地称为“步阶”或“阶梯”)，竖向延伸导电通孔在其上接触以提供到字线的电接入。

技术实现思路

[0008]一方面，本公开涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：将垂直延伸的沟道材料串形成为包括垂直交替的第一层及第二层的堆叠，所述第一层的材料与所述第二层的材料具有不同成分；在所述第一层中的一者中及在所述第二层中的一者中的所述沟道材料串中的个别者的横向外侧形成衬垫；各向同性地蚀刻所述衬垫以在所述第一层之上的所述一个第二层中形成空隙空间，所述空隙空间中的个别者横向地在所述个别沟道材料串与所述一个第二层中的所述第二层材料之间；抵靠在所述一个第一层中的所述沟道材料串的所述沟道材料的侧壁形成导电掺杂半导电材料，且其向上延伸到所述一个第二层中的所述空隙空间中；及加热所述导电掺杂半导电材料以使其中的导电性增加的掺杂剂从所述空隙空间横向扩散到横向邻近的所述沟道材料中并且向上扩散到所述空隙空间之上的所述沟道材料中。
[0009]另一方面，本公开涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层；形成堆叠的下部分，其将包括在所述导体层之上垂直交替的第一层及第二层，所述堆叠包括横向间隔的存储器块区，所述第一层的材料与所述第二层的材料具有不同成分，在所述下部分中的所述第一层中的最下者包括牺牲材料；在所述下部分之上形成所述堆叠的上部分的所述垂直交替的第一层及第二层，并形成穿过所述上部分到所述下部分中的所述牺牲材料的沟道开口；在所述牺牲材料横向侧的所述沟道开口中的个别者中形成衬垫，所述衬垫在所述牺牲材料之上向上延伸；在所述沟道开口中形成沟道材料串，所述沟道材料串延伸穿过所述上部分中的所述第一层及所述第二层到所述下部分中的所述最下第一层，所述沟道材料串中的个别者在所述衬垫中的个别者的横向内部；将水平拉长沟槽形成到所述堆叠中，所述沟槽个别地在所述存储器块区中的横向紧邻者之间并延伸到所述最下第一层；穿过所述沟槽从所述最下第一层各向同性地蚀刻所述牺牲材料以暴露所述衬垫；各向同性地蚀刻所述经暴露衬垫，以在所述最下第一层之上形成空隙空间，所述空隙空间个别地横向在所述个别沟道材料串与所述第二层材料之间，所述第二层材料在紧接在所述上部分中的所述最下第一层之下的所述第二层中；抵靠所述沟道材料串的所述沟道材料的侧壁形成导电掺杂半导电材料，所述导电掺杂半导电材料将所述个别沟道材料串的所述沟道材料与所述导体层的所述导体材料直接电耦合在一起，所述导电掺杂半导电材料向上延伸到所述空隙空间中；及加热所述导电掺杂半导电材料以使其中的导电性增加的掺杂剂从所述空隙空间横向扩散到横向邻近的所述沟道材料中并且向上扩散到在所述空隙空间之上的所述沟道材料中。
[0010]另一方面，本公开涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层；形成堆叠的下部分，其将包括在所述导体层之上垂直交替的第一层及第二层，所述堆叠包括横向间隔的存储器块区，所述第一层的材料与所述第二层的材料具有不同成分，在所述下部分中的所述第一层中的最下者包括牺牲材料；在所述下部分中形成支柱，所述支柱个别地水平地位于将形成个别沟道材料串的地方，所述支柱中的个别者包括横向内材料及在所述横向内材料的横向外部的衬垫，所述衬垫在
所述牺牲材料之上向上延伸；在所述下部分及所述支柱之上形成所述堆叠的上部分的所述垂直交替的第一层及第二层；将沟道开口形成到所述堆叠中，所述沟道开口个别地延伸到所述个别支柱；通过所述沟道开口移除所述支柱的所述横向内材料，以将所述沟道开口更深地延伸到所述堆叠中；在所述延伸沟道开口中的个别者中及在其中源自所述移除的空隙中以及在所述衬垫中的个别者的横向内部形成所述沟道材料串中的个别者；将水平拉长沟槽形成到所述堆叠中，所述沟槽个别地在所述存储器块区中的横向紧邻者之间并延伸到所述最下第一层；穿过所述沟槽从所述最下第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：将垂直延伸的沟道材料串形成为包括垂直交替的第一层及第二层的堆叠，所述第一层的材料与所述第二层的材料具有不同成分；在所述第一层中的一者中及在所述第二层中的一者中的所述沟道材料串中的个别者的横向外侧形成衬垫；各向同性地蚀刻所述衬垫以在所述第一层之上的所述一个第二层中形成空隙空间，所述空隙空间中的个别者横向地在所述个别沟道材料串与所述一个第二层中的所述第二层材料之间；抵靠在所述一个第一层中的所述沟道材料串的所述沟道材料的侧壁形成导电掺杂半导电材料，且其向上延伸到所述一个第二层中的所述空隙空间中；及加热所述导电掺杂半导电材料以使其中的导电性增加的掺杂剂从所述空隙空间横向扩散到横向邻近的所述沟道材料中并且向上扩散到所述空隙空间之上的所述沟道材料中。2.根据权利要求1所述的方法，其中所述衬垫是绝缘的。3.根据权利要求1所述的方法，其中所述衬垫是导电的。4.根据权利要求1所述的方法，其中所述衬垫是半导电的。5.根据权利要求1所述的方法，其中所述衬垫包括氮化物。6.根据权利要求5所述的方法，其中所述衬垫基本上由所述氮化物组成或由所述氮化物组成。7.根据权利要求1所述的方法，其中所述衬垫包括氧化物。8.根据权利要求5所述的方法，其中所述衬垫基本上由所述氧化物组成或由所述氧化物组成。9.根据权利要求1所述的方法，其包括形成衬垫以个别地延伸到所述个别沟道材料串的正下方。10.根据权利要求9所述的方法，其中在成品构造中，所述衬垫个别地延伸到所述个别沟道材料串的正下方。11.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层；形成堆叠的下部分，其将包括在所述导体层之上垂直交替的第一层及第二层，所述堆叠包括横向间隔的存储器块区，所述第一层的材料与所述第二层的材料具有不同成分，在所述下部分中的所述第一层中的最下者包括牺牲材料；在所述下部分之上形成所述堆叠的上部分的所述垂直交替的第一层及第二层，并形成穿过所述上部分到所述下部分中的所述牺牲材料的沟道开口；在所述牺牲材料横向侧的所述沟道开口中的个别者中形成衬垫，所述衬垫在所述牺牲材料之上向上延伸；在所述沟道开口中形成沟道材料串，所述沟道材料串延伸穿过所述上部分中的所述第一层及所述第二层到所述下部分中的所述最下第一层，所述沟道材料串中的个别者在所述衬垫中的个别者的横向内部；将水平拉长沟槽形成到所述堆叠中，所述沟槽个别地在所述存储器块区中的横向紧邻者之间并延伸到所述最下第一层；
穿过所述沟槽从所述最下第一层各向同性地蚀刻所述牺牲材料以暴露所述衬垫；各向同性地蚀刻所述经暴露衬垫，以在所述最下第一层之上形成空隙空间，所述空隙空间个别地横向在所述个别沟道材料串与所述第二层材料之间，所述第二层材料在紧接在所述上部分中的所述最下第一层之下的所述第二层中；抵靠所述沟道材料串的所述沟道材料的侧壁形成导电掺杂半导电材料，所述导电掺杂半导电材料将所述个别沟道材料串的所述沟道材料与所述导体层的所述导体材料直接电耦合在一起，所述导电掺杂半导电材料向上延伸到所述空隙空间中；及加热所述导电掺杂半导电材料以使其中的导电性增加的掺杂剂从所述空隙空间横向扩散到横向邻近的所述沟道材料中并且向上扩散到在所述空隙空间之上的所述沟道材料中。12.根据权利要求11所述的方法，其中所述衬垫具有在所述下部分中的相应顶部。13.根据权利要求11所述的方法，其包括在形成所述导电掺杂半导电材料之前移除所述导体层之上的所述衬垫的所有材料。14.根据权利要求11所述的方法，其包括将所述衬垫的材料留在所述导体层中，并在其正上方形成所述导电掺杂半导电材料。15.根据权利要求11所述的方法，其包括：在形成所述导电掺杂半导电材料之前，移除所述导体层之上的所述衬垫的所有材料；及将所述衬垫的材料留在所述导体层中，并在其正上方形成所述导电掺杂半导电材料。16.根据权利要求11所述的方法，其中所述衬垫在形成所述堆叠的所述上部分之前形成。17.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层；形成堆叠的下部分，其将包括在所述导体层之上垂直交替的第一层及第二层，所述堆叠包括横向间隔的存储器块区，所述第一层的材料与所述第二层的材料具有不同成分，在所述下部分中的所述第一层中的最下者包括牺牲材料；在所述下部分中形成支柱，所述支柱个别地水平地位于将形成个别沟道材料串的地方，所述支柱中的个别者包括横向内材料及在所述横向内材料的横向外部的衬垫，所述衬垫在所述牺牲材料之上向上延伸；在所述下部分及所述支柱之上形成所述堆叠的上部分的所述垂直交替的第一层及第二层；将沟道开口形成到所述堆叠中，所述沟道开口个别地延伸到所述个别支柱；通过所述沟道开口移除所述支柱的所述横向内材料，以将所述沟道开口更深地延伸到所述堆叠中；在所述延伸沟道开口中的个别者中及在其中源自所述移除的空隙中以及...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：