集成组合件和形成集成组合件的方法技术

本申请案涉及集成组合件和形成集成组合件的方法。一些实施例包含一种集成组合件，其具有竖直延伸穿过交替的导电层级和绝缘层级的堆叠的沟道材料柱。所述沟道材料柱包含第一半导体材料。第二半导体材料直接抵靠所述沟道材料柱的上部区。所述第二半导体材料具有比所述第一半导体材料更高的掺杂剂浓度且沿着突变界面区接合到所述第一半导体材料，使得极少或不存在掺杂剂从所述第二半导体材料到所述第一半导体材料中的混合。一些实施例包含形成集成组合件的方法。集成组合件的方法。集成组合件的方法。

【技术实现步骤摘要】
集成组合件和形成集成组合件的方法


[0001]形成集成组合件(例如，集成存储器装置)的方法。集成组合件。

技术介绍

[0002]存储器为电子系统提供数据存储。快闪存储器是存储器的一种类型，且在现代计算机和装置中具有许多用途。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用固态驱动器中的快闪存储器来替换常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
[0003]NAND可为快闪存储器的基本架构，且可配置成包括竖直堆叠的存储器单元。
[0004]在具体地描述NAND之前，可能有帮助的是更一般地描述集成布置内的存储器阵列的关系。图1展示包含以下的现有技术装置1000的框图：存储器阵列1002，其具有布置成行和列的多个存储器单元1003；以及存取线1004(例如，用以传导信号WL0到WLm的字线)；以及第一数据线1006(例如，用以传导信号BL0到BLn的位线)。存取线1004和第一数据线1006可用于将信息传输到存储器单元1003及从其传输信息。行解码器1007和列解码器1008解码地址线1009上的地址信号A0到AX以确定将存取存储器单元1003中的哪些存储器单元。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传输信息的值。I/O线1005上的信号DQ0到DQN可表示从存储器单元1003读取或待写入到存储器单元1003中的信息的值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用于控制待对存储器单元1003执行的存储器操作，且利用控制线1020上的信号。装置1000可分别在第一供应线1030和第二供应线1032上接收供应电压信号Vcc和Vss。装置1000包含选择电路1040和输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017对信号CSEL1到CSELn作出响应，以选择第一数据线1006和第二数据线1013上的可表示待从存储器单元1003读取或待编程到存储器单元1003中的信息的值的信号。列解码器1008可基于地址线1009上的A0到AX地址信号来选择性地激活CSEL1到CSELn信号。选择电路1040可选择第一数据线1006和第二数据线1013上的信号，以在读取和编程操作期间提供存储器阵列1002与I/O电路1017之间的通信。
[0005]图1的存储器阵列1002可为NAND存储器阵列，且图2展示可用于图1的存储器阵列1002的三维NAND存储器装置200的示意图。装置200包括多个电荷存储装置串。在第一方向(Z
‑
Z')上，每一电荷存储装置串可包括例如堆叠在彼此上方的三十二个电荷存储装置，其中每一电荷存储装置对应于例如三十二个排(例如Tier0到Tier31)中的一个。相应串的电荷存储装置可共享共同沟道区，例如形成在半导体材料(例如，多晶硅)的相应柱中的共同沟道区，电荷存储装置串围绕所述相应柱形成。在第二方向(X
‑
X')上，例如多个串的十六个第一群组中的每一第一群组可包括例如共享多个(例如，三十二个)存取线(即，“全域控制
的漏极连接到对应NAND串2061的电荷存储晶体管2081的源极。源极选择装置210连接到源极选择线214。
[0012]每一漏极选择装置212的漏极在漏极触点处连接到位线(即，数字线)228。举例来说，漏极选择装置2121的漏极连接到位线2281。每一漏极选择装置212的源极连接到对应NAND串206的最后一个电荷存储晶体管208的漏极。举例来说，漏极选择装置2121的源极连接到对应NAND串2061的电荷存储晶体管208
N
的漏极。
[0013]电荷存储晶体管208包含源极230、漏极232、电荷存储区234和控制栅极236。电荷存储晶体管208的控制栅极236耦合到字线202。电荷存储晶体管208的列是在耦合到给定位线228的NAND串206内的那些晶体管。电荷存储晶体管208的行是通常耦合到给定字线202的那些晶体管。
[0014]可通过在其下面产生空穴载流子，且接着利用电场来沿着存储器单元向上扫掠所述空穴载流子，来对三维NAND架构的竖直堆叠的存储器单元进行块擦除。可利用晶体管的选通结构(gating structure)来提供栅致漏极泄漏(GIDL)，其产生用于存储器单元的块擦除的空穴。晶体管可为源极侧选择(SGS)装置和/或漏极侧选择(SGD)装置。
[0015]期望研发形成集成存储器(例如，NAND存储器)的改进的方法。且期望研发改进的存储器装置。

技术实现思路

[0016]根据本申请的一方面，提供一种集成组合件。集成组合件包括：沟道材料柱，其竖直延伸穿过交替的导电层级和绝缘层级的堆叠，沟道材料柱包括第一半导体材料；以及第二半导体材料，其直接抵靠沟道材料柱的上部区，第二半导体材料具有比第一半导体材料更高的掺杂剂浓度且沿着突变界面区接合到第一半导体材料，使得极少或不存在掺杂剂从第二半导体材料到第一半导体材料中的混合。
[0017]根据本申请的另一方面，提供一种集成组合件。集成组合件包括：沟道材料柱，其竖直延伸穿过交替的导电层级和绝缘层级的堆叠，沟道材料柱包括第一半导体材料，沟道材料柱具有包括横向包围空心的圆柱形壁的空心柱配置，圆柱形壁具有沿着空心的内部表面且具有横向厚度；介电材料，其填充空心的下部区，空心的上部区在所述下部区上方；半导体材料插塞，其在堆叠上方且延伸到空心的上部区中，半导体材料插塞包括第二半导体材料，且半导体材料插塞的第二半导体材料沿着空心的上部区直接抵靠圆柱形壁的内部表面，第二半导体材料具有比第一半导体材料更高的掺杂剂浓度，掺杂剂从第二半导体材料到第一半导体材料中的任何互混延伸小于圆柱形壁的横向厚度。
[0018]根据本申请的又一方面，提供一种形成集成组合件的方法。方法包括：形成包括交替的第一层级和第二层级的堆叠，第一层级包括第一牺牲材料且第二层级包括第一绝缘材料；形成延伸穿过堆叠的柱，柱包含单元材料、沟道材料和第二绝缘材料，沟道材料配置为具有包围空心的圆柱形侧壁的空心圆筒，第二绝缘材料填充空心的下部区，单元材料横向包围空心圆筒；在空心圆筒的上部区内形成第二牺牲材料；形成跨第二层级的最上部、跨柱且跨第二牺牲材料延伸的平坦化表面；用导电材料替换第一层级的第一牺牲材料中的至少一些；在平坦化表面上方形成第三绝缘材料；形成延伸穿过第三绝缘材料到第二牺牲材料的开口；去除第二牺牲材料以将开口延伸到第二绝缘材料的上部表面；在延伸的开口内形
成导电插塞，导电插塞包括掺杂半导体材料；以及形成通过导电插塞与柱的沟道材料耦合的位线。
附图说明
[0019]图1展示具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成组合件，其包括：沟道材料柱，其竖直延伸穿过交替的导电层级和绝缘层级的堆叠；所述沟道材料柱包括第一半导体材料；以及第二半导体材料，其直接抵靠所述沟道材料柱的上部区；所述第二半导体材料具有比所述第一半导体材料更高的掺杂剂浓度且沿着突变界面区接合到所述第一半导体材料，使得极少或不存在掺杂剂从所述第二半导体材料到所述第一半导体材料中的混合。2.根据权利要求1所述的集成组合件，其中所述第一半导体材料和所述第二半导体材料包括彼此相同的半导体组合物。3.根据权利要求1所述的集成组合件，其中所述第一半导体材料和所述第二半导体材料都包括硅。4.根据权利要求1所述的集成组合件，其中所述第二半导体材料的所述硅处于非晶相和多晶相中的一个或两个中。5.根据权利要求1所述的集成组合件，其中：所述沟道材料柱为包括横向包围空心的圆柱形壁的空心柱配置；所述第二半导体材料延伸到所述空心中；所述圆柱形壁具有横向厚度；且掺杂剂从所述第二半导体材料到所述第一半导体材料中的任何混合延伸小于或等于所述横向厚度的约一半。6.根据权利要求5所述的集成组合件，其中掺杂剂从所述第二半导体材料到所述第一半导体材料中的任何混合延伸小于或等于所述横向厚度的约三分之一。7.根据权利要求5所述的集成组合件，其中掺杂剂从所述第二半导体材料到所述第一半导体材料中的任何混合延伸小于或等于所述横向厚度的约四分之一。8.根据权利要求5所述的集成组合件，其中掺杂剂从所述第二半导体材料到所述第一半导体材料中的任何混合延伸小于或等于所述横向厚度的约10％。9.根据权利要求5所述的集成组合件，其中掺杂剂从所述第二半导体材料到所述第一半导体材料中的任何混合延伸小于或等于所述横向厚度的约5％。10.根据权利要求1所述的集成组合件，其中所述堆叠的所述上部导电层级中的一或多个为SGD层级，且其中所述界面区在所述SGD层级的最上部上方。11.根据权利要求1所述的集成组合件，其中所述第一半导体材料为其中具有总掺杂剂浓度小于或等于1
×
10
18
原子/cm3的任何掺杂剂的硅。12.根据权利要求1所述的集成组合件，其中所述第一半导体材料为其中具有总掺杂剂浓度小于或等于1
×
10
16
原子/cm3的任何掺杂剂的硅。13.根据权利要求1所述的集成组合件，其中所述第二半导体材料为具有大于或等于1
×
10
20
原子/cm3的总掺杂剂浓度的硅。14.根据权利要求1所述的集成组合件，其中所述第二半导体材料为具有大于或等于1
×
10
21
原子/cm3的总掺杂剂浓度的硅。15.一种集成组合件，其包括：沟道材料柱，其竖直延伸穿过交替的导电层级和绝缘层级的堆叠；所述沟道材料柱包括第一半导体材料；所述沟道材料柱具有包括横向包围空心的圆柱形壁的空心柱配置；所
述圆柱形壁具有沿着所述空心的内部表面，且具有横向厚度；介电材料，其填充所述空心的下部区；所述空心的上部区位于所述下部区上方；半导体材料插塞，其位于所述堆叠上方且延伸到所述空心的所述上部区中；所述半导体材料插塞包括第二半导体材料；且所述半导体材料插塞的所述第二半导体材料沿着所述空心的所述上部区直接抵靠所述圆柱形壁的所述内部表面；所述第二半导体材料具有比所述第一半导体材料更高的掺杂剂浓度；掺杂剂从所述第二半导体材料到所述第一半导体材料中的任何互混延伸小于所述圆柱形壁的所述横向厚度。16.根据权...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：