三维存储器及其制作方法以及存储器系统技术方案

本公开实施例公开了一种三维存储器及其制作方法，所述三维存储器包括：衬底；沿垂直于衬底的方向层叠设置的至少两个存储阵列；每个存储阵列包括：堆叠结构，堆叠结构包括顶部选择栅，顶部选择栅位于堆叠结构相对远离衬底的一侧；贯穿堆叠结构的多个沟道柱；隔断顶部选择栅的顶部选择栅切线；其中，沿平行于衬底的方向，顶部选择栅切线位于相邻两个沟道柱之间；其中，至少两个存储阵列中的相互层叠设置的沟道柱电连接。的沟道柱电连接。的沟道柱电连接。

Three dimensional memory and its manufacturing method and memory system

【技术实现步骤摘要】
三维存储器及其制作方法以及存储器系统


[0001]本公开实施例涉及半导体
，特别涉及一种三维存储器及其制作方法以及存储器系统。

技术介绍

[0002]随着5G、互联网的飞速发展，万物互联已成为未来的趋势，社会对于大存储容量的需求日益增加。3D NAND存储器因其较高的存储单元集成度，成为目前主流的存储器件。
[0003]3D NAND存储器包括阵列区和外围电路区，阵列区包括具有存储单元的核心区域。随着阵列区的堆叠结构层数的不断增加，存储层数增加，形成贯穿该堆叠结构的深孔(该深孔后续用于形成存储单元)蚀刻工艺难度越来越大，因此，可采用先后形成堆叠设置的多个层数较少的子堆叠结构，每个子堆叠结构中对应的存储单元彼此互连，以此来降低形成存储单元的难度。
[0004]然而，对于包括多个子堆叠结构的存储器，编程干扰(Program Disturb)较为严重。因此，如何减少存储器内部的编程干扰，成为亟待解决的问题。

技术实现思路

[0005]有鉴于此，本公开实施例提供一种三维存储器及其制作方法以及存储器系统。
[0006]根据本公开实施例的第一方面，提供一种三维存储器，包括：
[0007]衬底；
[0008]沿垂直于衬底的方向层叠设置的至少两个存储阵列；
[0009]每个所述存储阵列包括：
[0010]堆叠结构，所述堆叠结构包括导电的顶部选择栅，所述顶部选择栅位于所述堆叠结构相对远离所述衬底的一侧；
[0011]贯穿所述堆叠结构的多个沟道柱；r/>[0012]隔断所述顶部选择栅的顶部选择栅切线；其中，沿平行于所述衬底的方向，所述顶部选择栅切线位于相邻两个所述沟道柱之间；
[0013]其中，所述至少两个存储阵列中的相互层叠设置的所述沟道柱电连接。
[0014]根据本公开实施例的第二方面，提供一种三维存储器，包括：
[0015]衬底；
[0016]第一堆叠结构，包括第一顶部选择栅；所述第一顶部选择栅位于所述第一堆叠结构相对远离所述衬底的一侧；
[0017]贯穿所述第一堆叠结构的多个第一沟道柱；
[0018]隔断所述第一顶部选择栅的第一顶部选择栅切线；其中，沿平行于所述衬底的方向，所述第一顶部选择栅切线位于相邻两个所述第一沟道柱之间；
[0019]第二堆叠结构，包括第二顶部选择栅；所述第二顶部选择栅位于所述第二堆叠结构相对远离所述衬底的一侧；
[0020]贯穿所述第二堆叠结构的多个第二沟道柱；
[0021]隔断所述第二顶部选择栅的第二顶部选择栅切线；其中，沿平行于所述衬底的方向，所述第二顶部选择栅切线位于相邻两个所述第二沟道柱之间；
[0022]所述第一堆叠结构和所述第二堆叠结构沿垂直于衬底的方向层叠设置；其中，层叠设置的所述第一沟道柱与所述第二沟道柱电连接。
[0023]根据本公开实施例的第三方面，提供一种存储器系统，包括：
[0024]存储器，包括上述的三维存储器；
[0025]存储器控制器，耦合到所述存储器并且被配置为控制所述存储器。
[0026]根据本公开实施例的第四方面，提供一种三维存储器的制作方法，包括：
[0027]在衬底上形成具有顶部选择栅牺牲层的第一个叠层结构；其中，所述顶部选择栅牺牲层形成于所述第一个叠层结构相对远离所述衬底的一侧；
[0028]在所述第一个叠层结构中，形成隔断所述顶部选择栅牺牲层的第一个顶部选择栅切线；
[0029]形成贯穿所述第一个叠层结构的多个沟道柱；
[0030]沿垂直于所述衬底的方向，形成覆盖所述第一个叠层结构的第二个所述叠层结构；
[0031]在所述第二个叠层结构中，形成第二个所述顶部选择栅切线；
[0032]形成贯穿所述第二个叠层结构、且与所述第一个叠层结构中的所述沟道柱电连接的沟道柱。
[0033]相关技术中，采用多个阵列堆叠来增加存储容量。在增加存储层数的同时，带来内部电阻升高的问题，需要提高读写擦除的操作电压来达到操作要求。如此，存储块之间的编程干扰会因操作电压的升高而增大，无法实现对各个存储块进行精确的控制，降低器件稳定性。
[0034]本公开实施例，采用多个存储阵列堆叠以增加存储层数，并在每一存储阵列中设置至少一条顶部选择栅切线，将每一个存储阵列分为相互绝缘的至少两个存储块。
[0035]相较于相关技术，本公开实施例在实现增加总的存储层数的同时，可以实现对每一个存储阵列的单独读写和擦除，有利于实现对存储器更为精确的控制，提高操作效率。并且，通过减少每一个存储阵列中存储块的存储层数，来降低存储块之间的编程干扰，减少存储单元执行擦除和读写操作时的被编程次数，提高器件的使用寿命，提高器件稳定性。
附图说明
[0036]图1a和图1b是根据一示例性实施例示出的一种三维存储器的结构示意图；
[0037]图2a至图2f是根据本公开实施例示出的一种三维存储器的结构示意图；
[0038]图3是根据本公实施例示出的一种包括有存储器的系统块图；
[0039]图4a是根据本公开实施例示出的一种包括有存储器的存储器卡的示意图；
[0040]图4b是根据本公开实施例示出的一种包括有存储器的固态驱动器(SSD)的示意图；
[0041]图5是根据本公开实施例示出的一种包括有外围电路的存储器的示意图；
[0042]图6是根据本公开实施例示出的一种包括有外围电路的存储器的块图；
[0043]图7是根据本公开实施例示出的一种三维存储器的制作方法的流程示意图；
[0044]图8a至图8f是根据本公开实施例示出的一种三维存储器的制作方法的示意图。
具体实施方式
[0045]以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。
[0046]在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。
[0047]在本公开实施例中，术语“A与B接触”包含A与B直接接触的情形，或者A、B两者之间还间插有其它部件而A间接地与B接触的情形。
[0048]在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且，层可以包括多个子层。
[0049]可以理解的是，本公开中的“在
……
上”、“在
……
之上”和“在
……
上方”的含义应当以最宽方式被解读，以使得“在
……
上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括“在”某物本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器，其特征在于，包括：衬底；沿垂直于衬底的方向层叠设置的至少两个存储阵列；每个所述存储阵列包括：堆叠结构，所述堆叠结构包括顶部选择栅，所述顶部选择栅位于所述堆叠结构相对远离所述衬底的一侧；贯穿所述堆叠结构的多个沟道柱；隔断所述顶部选择栅的顶部选择栅切线；其中，沿平行于所述衬底的方向，所述顶部选择栅切线位于相邻两个所述沟道柱之间；其中，所述至少两个存储阵列中的相互层叠设置的所述沟道柱电连接。2.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括：导电部，位于相邻的两个所述存储阵列之间，用于电连接层叠设置的两个所述沟道柱。3.根据权利要求1所述的三维存储器，其特征在于，沿垂直于所述衬底的方向，所述至少两个存储阵列中的顶部选择栅切线的投影重叠。4.根据权利要求1所述的三维存储器，其特征在于，所述堆叠结构还包括交替堆叠设置的栅极层和绝缘层；其中，所述绝缘层电隔离所述顶部选择栅与相邻的所述栅极层；所述存储阵列还包括虚拟沟道柱，贯穿所述交替设置的栅极层和绝缘层，且位于所述顶部选择栅切线下方。5.根据权利要求1所述的三维存储器，其特征在于，所述存储阵列还包括：至少两个栅缝隙结构，所述至少两个栅缝隙结构平行设置，每个所述栅缝隙结构均贯穿所述堆叠结构，相邻的两个所述栅缝隙结构之间设置有至少一个所述顶部选择栅切线；其中，所述栅缝隙结构与所述顶部选择栅切线之间设置有所述沟道柱。6.根据权利要求5所述的三维存储器，其特征在于，相邻两个所述栅缝隙结构之间的所述沟道柱以阵列方式周期排列；所述顶部选择栅切线与所述栅缝隙结构将所述阵列均分成子阵列，每个所述子阵列具有相同排数的沟道柱。7.根据权利要求2所述的三维存储器，其特征在于，所述沟道柱包括沟道层以及环绕沟道层的功能层；其中，相邻的两个所述存储阵列中相互层叠设置的沟道层，通过所述导电部电连接；多个所述导电部在平行于衬底方向上相互电隔离。8.一种三维存储器，其特征在于，包括：衬底；第一堆叠结构，包括第一顶部选择栅；所述第一顶部选择栅位于所述第一堆叠结构相对远离所述衬底的一侧；贯穿所述第一堆叠结构的多个第一沟道柱；隔断所述第一顶部选择栅的第一顶部选择栅切线；其中，沿平行于所述衬底的方向，所述第一顶部选择栅切线位于相邻两个所述第一沟道柱之间；第二堆叠结构，包括第二顶部选择栅；所述第二顶部选择栅位于所述第二堆叠结构相对远离所述衬底的一侧；
贯穿所述第二堆叠结构的多个第二沟道柱；隔断所述第二顶部选择栅的第二顶部选择栅切线；其中，沿平行于所述衬底的方向，所述第二顶部选择栅切线位于相邻两个所述第二沟道柱之间；所述第一堆叠结构和所述第二堆叠结构沿垂直于衬底的方向层叠设置；其中，层叠设置的所述第一沟道柱与所述第二沟道柱电连接。9.根据权利要求8所述的三维存储器，其特征在于，所述三维存储器还包括：导电部，位于所述第一堆叠结构和所述第二堆叠结构之间，用于电连接所述第一沟道柱和所述第二沟道柱。10.根据权利要求8所述的三维存储器，其特征在于，沿垂直于所述衬底的方向，所述...

【专利技术属性】
技术研发人员：王均保，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：