具有掺杂剂延伸部的微电子装置及相关方法及系统制造方法及图纸

本申请案涉及在层级堆叠下方的GIDL区附近具有掺杂剂延伸部的微电子装置及相关方法及系统。微电子装置包含堆叠结构，所述堆叠结构包括按层级布置的绝缘结构及导电结构的垂直交替序列。包括通道材料的至少一个支柱延伸穿过所述堆叠结构。所述堆叠结构下方的源极区包括掺杂材料。所述掺杂材料的垂直延伸部在所述堆叠结构内的标高(例如，在标高上接近或横向重叠至少一个源极侧GIDL区的标高)处向上突出到与所述通道材料的界面。微电子装置结构可通过包含以下步驟的方法形成：形成通过所述支柱的单元材料的横向开口；使所述通道材料凹入以形成垂直凹部；及在所述垂直凹部中形成所述掺杂材料。还公开额外微电子装置，以及相关方法及电子系统。法及电子系统。法及电子系统。

【技术实现步骤摘要】
具有掺杂剂延伸部的微电子装置及相关方法及系统
[0001]优先权主张
[0002]此申请案主张2021年1月26日申请的题为“在层级堆叠下方的GIDL区附近具有掺杂剂延伸部的微电子装置及相关方法及系统(MICROELECTRONIC DEVICES WITH DOPANT EXTENSIONS NEAR A GIDL REGION BELOW A TIER STACK,AND RELATED METHODS AND SYSTEMS)”的序列号为17/158,859的美国专利申请案的申请日的权益。


[0003]本公开的实施例涉及微电子装置设计及制造领域。更特定来说，本公开涉及用于形成具有包含垂直交替的导电结构及绝缘结构的分层堆叠结构的微电子装置(例如，存储器装置，例如3D NAND存储器装置)的方法、相关系统及用于形成此类结构及装置的方法。

技术介绍

[0004]存储器装置为电子系统提供数据存储。快闪存储器装置是各种存储器装置类型中的一者，并且在现代计算机及其它电装置中有众多用途。常规快闪存储器储器装置可包含具有按行及列布置的大量电荷存储器装置(例如，存储器单元，例如非易失性存储器单元)的存储器阵列。在NAND架构类型的快闪存储器中，按列布置的存储器单元串联耦合，并且所述列的第一存储器单元耦合到数据线(例如，位线)。在“三维NAND”存储器装置(其在本文中还可称为“3D NAND”存储器装置)中，一种类型的垂直存储器装置不仅是按行及列方式布置于水平阵列中的存储器单元，而且水平阵列的层级彼此堆叠(例如，作为垂直存储器单元串)以提供存储器单元的“三维阵列”。层级堆叠包含与绝缘(例如，电介质)材料垂直交替的导电材料。导电材料用作例如存储器单元的存取线(例如，字线)的控制栅极。垂直结构(例如，包括通道结构及隧穿结构的支柱)沿存储器单元的垂直串延伸。串的漏极端邻近垂直结构(例如，支柱)的顶部及底部中的一者，而串的源极端邻近支柱的顶部及底部中的另一者。漏极端可操作地连接到位线，而源极端可操作地连接到源极线。3D NAND存储器装置还包含例如存取线(例如，字线)与装置的其它导电结构之间的电连接，使得垂直串的存储器单元可被选择用于写入、读取及擦除操作。
[0005]3D NAND存储器装置的通道结构可经配置为具有横向围绕支柱的中心或核心的通道材料的所谓的“中空”通道结构。块擦除此类3D NAND存储器装置的存储器单元包含将空穴(例如，电子空穴)注入到通道材料中。举例来说，门控连接到中空通道结构的导电结构可用于提供栅极感应漏极泄漏(GIDL)、生成可通过电子场扫掠到中空通道结构的其它部分中的空穴。此“GIDL”区可另外在本文中或在所属领域中称为“选择装置”。GIDL区与中空通道结构之间的门控连接可通过在GIDL区附近的中空通道结构中包含比中空通道结构中的其它地方相对更高的掺杂水平来促成。因此，GIDL区可在中空通道区中生成空穴以实现存储器单元的块擦除。
[0006]常规3D NAND结构具有使用在分层堆叠结构顶上接近漏极区的GIDL区注入的空穴。然而，随着堆叠按比例放大以增加更多层级及更多存储器单元，常规一侧式(例如，自上
而下)GIDL注入可能在功能上不足以确保存储器单元串的完整块擦除。已作出努力以除了包含用于空穴的自上而下注入的邻近漏极区的上GIDL区之外还包含用于空穴的自下而上注入的邻近源极区的下GIDL区。然而，设计及制造此类结构继续提出挑战。

技术实现思路

[0007]公开一种包括堆叠结构的微电子装置。所述堆叠结构包括按层级布置的绝缘结构及导电结构的垂直交替序列。至少一个支柱延伸穿过所述堆叠结构。所述至少一个支柱包括通道材料。源极区在所述堆叠结构下方。所述源极区包括掺杂材料。所述掺杂材料的垂直延伸部向上突出到与所述通道材料的界面。所述界面处于所述堆叠结构内的一标高。
[0008]还公开一种形成微电子装置的方法。所述方法包括在基底结构上形成牺牲材料堆叠。在所述牺牲材料堆叠上形成分层堆叠结构。所述分层堆叠结构包括按层级布置的绝缘结构及其它结构的垂直交替序列。形成穿过所述分层堆叠结构、穿过所述牺牲材料且到所述基底结构中的支柱开口。在所述支柱开口中形成单元材料、通道材料及绝缘核心材料。形成穿过所述分层堆叠结构且至少部分穿过所述牺牲材料堆叠的狭缝。选择性移除所述牺牲材料、所述牺牲材料堆叠中的至少一者以暴露形成于所述支柱开口中的至少一种单元材料。形成穿过所述单元材料的横向开口以暴露所述横向开口中的所述通道材料的部分。使所述通道材料凹入以形成突出到所述堆叠结构内的一标高的垂直凹部。在所述垂直凹部中形成掺杂材料。
[0009]此外，公开一种包括输入装置、输出装置、处理器装置及存储器装置的电子系统。所述处理器装置可操作地耦合到所述输入装置及所述输出装置。所述存储器装置可操作地耦合到所述处理器装置。所述存储器装置包括至少一个微电子装置结构。所述至少一个微电子装置结构包括堆叠结构。所述堆叠结构包括与导电结构垂直交错的绝缘结构。支柱延伸穿过所述堆叠结构、穿过所述堆叠结构下方的掺杂材料的区且到所述掺杂材料的所述区下方的基底结构。所述掺杂材料横向延伸到所述支柱中的至少一者中且在所述支柱中的所述至少一者内向上延伸到与所述支柱中的所述至少一者的通道材料的界面。所述界面处于所述堆叠结构内的一标高且接近所述堆叠结构的所述导电结构的至少一最下者。
附图说明
[0010]图1是根据本公开的实施例的微电子装置结构的横截面、立面示意性说明，其中源极区的掺杂材料包含突出到处于或接近至少一个下GIDL区的标高的标高的垂直延伸部。
[0011]图2是根据本公开的实施例的微电子装置结构的横截面、立面示意性说明，所述微电子装置可包含图1的微电子装置结构使得图1的说明是对应于图2的方框102的放大视图。
[0012]图3是根据本公开的实施例的图2的微电子装置结构的俯视平面示意性说明，其中图2的视图是沿着图3的截面线A
‑
A截取。
[0013]图4A及图4B各自是根据本公开的实施例的存储器单元的横截面、立面示意性说明，其中所说明区域对应于图1及/或图2的方框104。
[0014]图5到图15是根据本公开的实施例的用于制造图1到图3的微电子装置结构的处理的各个阶段的横截面、立面示意性说明。
[0015]图16到图26连同图5及图6是根据本公开的实施例的用于制造图26、图27及图3中
说明的微电子装置结构的处理的各个阶段的横截面、立面示意性说明，其中图16的阶段在图6的阶段之后。
[0016]图26是根据本公开的实施例的微电子装置结构的横截面、立面示意性说明，其中源极区的掺杂材料包含突出到处于或接近至少一个下GIDL区的标高的标高的垂直延伸部。图4A及/或图4B中的任一者或两者的存储器单元及所说明区域可对应于例如由方框104指示的图26的部分。
[0017]图27是根据本公开的实施例的微电子装置结构的横截面、立面示意性说明，所述微电子装置结构可包含图2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微电子装置，其包括：堆叠结构，其包括按层级布置的绝缘结构及导电结构的垂直交替序列；至少一个支柱，其延伸穿过所述堆叠结构，所述至少一个支柱包括通道材料；及源极区，其在所述堆叠结构下方，所述源极区包括掺杂材料，所述掺杂材料的垂直延伸部在所述堆叠结构内的一标高处向上突出到与所述通道材料的界面。2.根据权利要求1所述的微电子装置，其中所述掺杂材料的所述垂直延伸部在标高上横向重叠所述堆叠结构的所述导电结构的最下导电结构的至少一部分。3.根据权利要求1所述的微电子装置，其中所述掺杂材料的所述垂直延伸部突出到的所述标高处于或高于所述堆叠结构的所述导电结构的最下导电结构的最下表面下方约10nm的标高。4.根据权利要求1到3中任一权利要求所述的微电子装置，其中所述至少一个支柱进一步包括所述至少一个支柱的核心处的绝缘材料，所述通道材料在所述掺杂材料的所述垂直延伸部突出到的所述标高上方横向包围所述绝缘材料。5.根据权利要求1到3中任一权利要求所述的微电子装置，其中所述至少一个支柱进一步包括在所述掺杂材料的所述垂直延伸部突出到的所述标高上方横向包围所述通道材料的单元材料。6.根据权利要求5所述的微电子装置，其中所述通道材料相对于所述单元材料中的至少一者垂直凹入。7.根据权利要求5所述的微电子装置，其中所述源极区的所述掺杂材料横向延伸穿过所述单元材料及所述通道材料。8.根据权利要求1到3中任一权利要求所述的微电子装置，其中所述通道材料包括所述至少一个支柱的绝缘核心下方的下部。9.根据权利要求8所述的微电子装置，其中所述至少一个支柱的所述通道材料进一步包括通过所述掺杂材料与所述下部垂直间隔的上部。10.根据权利要求1到3中任一权利要求所述的微电子装置，其中所述源极区的所述掺杂材料进一步包括向下突出的所述掺杂材料的下垂直延伸部。11.根据权利要求1到3中任一权利要求所述的微电子装置，其中所述掺杂材料的所述垂直延伸部的高度大于所述堆叠结构的所述绝缘结构的最下绝缘结构的厚度。12.根据权利要求1所述的微电子装置，其中所述掺杂材料的所述垂直延伸部突出到的所述标高约等于所述堆叠结构的所述导电结构的最下导电结构的上表面的标高。13.根据权利要求1所述的微电子装置，其中所述掺杂材料的所述垂直延伸部横向重叠最下导电结构及所述堆叠结构的所述导电结构的另一导电结构的至少一部分。14.一种形成微电子装置的方法，所述方法包括：在基底结构上形成牺牲材料堆叠；在所述牺牲材料堆叠上形成包括按层级布置的绝缘结构及其它结构的垂直交替序列的分层堆叠结构；形成穿过所述分层堆叠结构、穿过所述牺牲材料堆叠且到所述基底结构中的支柱开口；在所述支柱开口中形成单元材料、通道材料及绝缘核心材料；
形成穿过所述分层堆叠结构且至少部分穿过所述牺牲材料堆叠的狭缝；选择性移除所述牺牲材料、所述牺牲材料堆叠中的至少一者以暴露形成于所述支柱开口中的至少一种单...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：