半导体器件及其制备方法技术

本申请公开了一种半导体器件及其制备方法，所述半导体器件包括：叠层结构，包括沿着垂直于堆叠方向的第一方向设置的存储阵列结构和多个分区阶梯结构，其中，所述分区阶梯结构还包括沿着垂直于所述堆叠方向且与所述第一方向交叉的第二方向设置的第一分区阶梯结构和第二分区阶梯结构；以及第一墙结构，设置为沿着所述第一方向延伸并与所述第一分区阶梯结构接触，以电连接所述存储阵列结构和所述第一分区阶梯结构；以及第二墙结构，设置为沿着所述第二方向延伸并与所述第一墙结构电连接，使得所述第二分区阶梯结构经由所述第二墙结构与所述第一墙结构电连接。构与所述第一墙结构电连接。构与所述第一墙结构电连接。

Semiconductor device and its preparation method

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本申请涉及半导体器件领域，更具体地，涉及半导体器件及其制备方法。

技术介绍

[0002]半导体器件包括由栅极层和层间绝缘层交替堆叠形成的叠层结构，其中位于叠层结构中台阶区的字线接触部可实现栅极与外部电路的电连接。
[0003]然而，随着半导体器件集成度的提高以及堆叠层数的增加，台阶区的阶梯台阶上需要设置的结构数量日益增长，因此如何在实现字线接触部与栅极层的有效电连接的前提下，进一步降低阶梯台阶的尺寸是目前亟待解决的问题。
[0004]此外，在常规的半导体器件制备方法中，在栅极层的端部与字线接触部连接的过程中，可能会由于栅极层的厚度过薄而造成击穿。因此，如何有效避免上下相邻栅极层之间的字线桥接也是亟待解决的问题之一。
[0005]应当理解，该
技术介绍
部分旨在部分地为理解该技术提供相关背景。然而，该
技术介绍
部分也可以包括在本文中所公开的主题的相应有效申请日之前不属于相关领域的技术人员已知或理解的内容的一部分的观点、构思或认识。

技术实现思路

[0006]为了解决或部分解决上述问题，本申请的一方面提供了一种半导体器件，所述存储器包括：叠层结构，包括沿着垂直于堆叠方向的第一方向设置的存储阵列结构和多个分区阶梯结构，其中，所述分区阶梯结构还包括沿着垂直于所述堆叠方向且与所述第一方向交叉的第二方向设置的第一分区阶梯结构和第二分区阶梯结构；以及第一墙结构，设置为沿着所述第一方向延伸并与所述第一分区阶梯结构接触，以电连接所述存储阵列结构和所述第一分区阶梯结构；以及第二墙结构，设置为沿着所述第二方向延伸并与所述第一墙结构电连接，使得所述第二分区阶梯结构经由所述第二墙结构与所述第一墙结构电连接。
[0007]在本申请一个实施方式中，所述第一分区阶梯结构中的阶梯台阶与所述第二分区阶梯结构中的阶梯台阶位于沿所述堆叠方向的不同高度处。
[0008]在本申请一个实施方式中，所述半导体器件还包括多个第一栅极层和多个第二栅极层。所述多个第一栅极层包括位于所述第一分区阶梯结构上表面的第一顶面栅极层，以及位于所述第一分区阶梯结构非上表面的其它第一栅极层。所述多个第二栅极层包括位于所述第二分区阶梯结构上表面的第二顶面栅极层，以及位于所述第二分区阶梯结构非上表面的其它第二栅极层。
[0009]在本申请一个实施方式中，所述第一顶面栅极层沿所述堆叠方向的厚度大于所述其它第一栅极层；以及所述第二顶面栅极层沿所述堆叠方向的厚度大于所述其它第二栅极层。
[0010]在本申请一个实施方式中，所述第一栅极层包括沿所述第二方向与所述第二分区阶梯结构背离的第一栅极导电部分，以及沿所述第二方向与所述第二分区阶梯结构相邻的
第一栅极牺牲部分。所述第二栅极层包括位于所述第二分区阶梯结构沿所述第二方向中部的第二栅极导电部分，以及位于所述第二分区阶梯结构沿所述第二方向两侧的第二栅极牺牲部分。
[0011]在本申请一个实施方式中，所述第一顶面栅极层不包括所述第一栅极牺牲部分。
[0012]在本申请一个实施方式中，所述第一顶面栅极层的第一栅极导电部分沿所述第二方向的长度大于所述其它第一栅极层的第一栅极导电部分；以及所述第二顶面栅极层的第二栅极导电部分沿所述第二方向的长度大于所述其它第二栅极层的第二栅极导电部分。
[0013]在本申请一个实施方式中，所述第一顶面栅极层的第一栅极牺牲部分和所述第二顶面栅极层的第二栅极牺牲部分的材料是变性氮化硅。
[0014]在本申请一个实施方式中，所述半导体器件还包括介质层，所述介质层位于所述分区阶梯结构的上方并为所述叠层结构提供平坦的上表面。
[0015]在本申请一个实施方式中，所述半导体器件还包括栅线间隙结构，所述栅线间隙结构沿所述第一方向延伸并贯穿所述堆叠结构，其中所述第二分区阶梯结构中的栅线间隙结构位于其沿所述第二方向的中间区域。
[0016]在本申请一个实施方式中，所述半导体器件还包括多个第一字线接触部，所述第一字线接触部贯穿所述介质层并延伸至所述第一顶面栅极层的第一栅极导电部分以与相应栅极层彼此连通，其中所述多个第一字线接触部下方对应于所述其它第一栅极层的栅极牺牲部分；以及多个第二字线接触部，所述第二字线接触部贯穿所述介质层并延伸至所述第二顶面栅极层的第二栅极导电部分以与相应栅极层彼此连通，其中所述多个第二字线接触部下方对应于所述其它第二栅极层的栅极牺牲部分。
[0017]在本申请一个实施方式中，所述半导体器件还包括多个第一字线接触部，所述第一字线接触部贯穿所述介质层和所述第一顶面栅极层的第一栅极导电部分以与相应栅极层彼此连通，并延伸至其下方的其它第一栅极层的栅极牺牲部分；以及多个第二字线接触部，所述第二字线接触部贯穿所述介质层和所述第二顶面栅极层的第二栅极导电部分以与相应栅极层彼此连通，并延伸至其下方的其它第二栅极层的栅极牺牲部分。
[0018]本申请的另一方面提供了一种存储系统，所述存储系统包括控制器以及包括上述半导体器件的存储器，其中，所述控制器耦合至所述存储器，并用于控制所述存储器进行数据存储。
[0019]本申请的又一方面提供了一种半导体器件的制备方法，所述方法可包括：沿着所述第一方向在所述台阶区形成多个分区阶梯结构，其中，所述分区阶梯结构还包括沿着垂直于所述堆叠方向且与所述第一方向交叉的第二方向设置的第一分区阶梯结构和第二分区阶梯结构；在所述台阶区布置沿着所述第一方向延伸并与所述第一分区阶梯结构接触的第一墙结构，以电连接所述存储阵列结构和所述第一分区阶梯结构；以及在所述台阶区布置沿着所述第二方向延伸并与所述第一墙结构相连接的第二墙结构，使得所述第二分区阶梯结构经由所述第二墙结构与所述第一墙结构电连接。
[0020]在本申请一个实施方式中，所述方法还包括在沿所述堆叠方向的不同高度处形成所述第一分区阶梯结构中的阶梯台阶与所述第二分区阶梯结构中的阶梯台阶。
[0021]在本申请一个实施方式中，对暴露于每个所述分区阶梯结构上表面的所述栅极牺牲层进行离子注入，以形成增厚的顶面栅极牺牲层。
[0022]在本申请一个实施方式中，所述方法还包括栅极置换，所述栅极置换包括：去除所述栅极牺牲层的一部分并在所形成的空间内填充导电材料以形成栅极层的栅极导电部分，并且所述栅极牺牲层中的未被去除的部分形成所述栅极层的栅极牺牲部分，其中，位于所述分区阶梯结构上表面的顶面栅极层的栅极导电部分沿所述第二方向的长度大于不位于所述分区阶梯结构上表面的其它栅极层的栅极导电部分。
[0023]在本申请一个实施方式中，所述栅极置换包括：在所述分区阶梯结构形成贯穿所述叠层结构并延伸至所述衬底的栅线间隙，其中，在所述第二分区阶梯结构中沿所述第二方向的中间区域形成所述栅线间隙；以及经由所述栅线间隙去除所述栅极牺牲层的一部分并在所形成的空间内填充导电材料。在本申请一个实施方式中，去除所述栅极牺牲层的一部分包括：采用湿法刻蚀工艺，以磷酸作为刻蚀剂去除所述栅极牺牲层的一部分。
[0024]在本申请本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括：叠层结构，包括沿着垂直于堆叠方向的第一方向设置的存储阵列结构和多个分区阶梯结构，其中，所述分区阶梯结构还包括沿着垂直于所述堆叠方向且与所述第一方向交叉的第二方向设置的第一分区阶梯结构和第二分区阶梯结构；以及第一墙结构，设置为沿着所述第一方向延伸并与所述第一分区阶梯结构接触，以电连接所述存储阵列结构和所述第一分区阶梯结构；以及第二墙结构，设置为沿着所述第二方向延伸并与所述第一墙结构电连接，使得所述第二分区阶梯结构经由所述第二墙结构与所述第一墙结构电连接。2.根据权利要求1所述的半导体器件，其特征在于，所述第一分区阶梯结构中的阶梯台阶与所述第二分区阶梯结构中的阶梯台阶位于沿所述堆叠方向的不同高度处。3.根据权利要求2所述的半导体器件，其特征在于，所述半导体器件还包括：多个第一栅极层，包括：位于所述第一分区阶梯结构上表面的第一顶面栅极层，以及位于所述第一分区阶梯结构非上表面的其它第一栅极层；以及多个第二栅极层，包括：位于所述第二分区阶梯结构上表面的第二顶面栅极层，以及位于所述第二分区阶梯结构非上表面的其它第二栅极层。4.根据权利要求3所述的半导体器件，其特征在于，所述第一顶面栅极层沿所述堆叠方向的厚度大于所述其它第一栅极层；以及所述第二顶面栅极层沿所述堆叠方向的厚度大于所述其它第二栅极层。5.根据权利要求3所述的半导体器件，其特征在于，所述第一栅极层，包括沿所述第二方向与所述第二分区阶梯结构背离的第一栅极导电部分，以及沿所述第二方向与所述第二分区阶梯结构相邻的第一栅极牺牲部分；以及所述第二栅极层，包括位于所述第二分区阶梯结构沿所述第二方向中部的第二栅极导电部分，以及位于所述第二分区阶梯结构沿所述第二方向两侧的第二栅极牺牲部分。6.根据权利要求5所述的半导体器件，其特征在于，所述第一顶面栅极层不包括所述第一栅极牺牲部分。7.根据权利要求5或6所述的半导体器件，其特征在于，所述第一顶面栅极层的第一栅极导电部分沿所述第二方向的长度大于所述其它第一栅极层的第一栅极导电部分；以及所述第二顶面栅极层的第二栅极导电部分沿所述第二方向的长度大于所述其它第二栅极层的第二栅极导电部分。8.根据权利要求7所述的半导体器件，其特征在于，所述半导体器件还包括：栅线间隙结构，所述栅线间隙结构沿所述第一方向延伸并贯穿所述堆叠结构，其中所述第二分区阶梯结构中的栅线间隙结构位于其沿所述第二方向的中间区域。9.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括：多个第一字线接触部，贯穿所述介质层并延伸至各个第一顶面栅极层的第一栅极导电部分，其中所述多个第一字线接触部下方对应于所述其它第一栅极层的栅极牺牲部分；以及多个第二字线接触部，贯穿所述介质层并延伸至各个第二顶面栅极层的第二栅极导电
部分，其中所述多个第二字线接触部下方对应于所述其它第二栅极层的栅极牺牲部分。10.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括：多个第一字线接触部，贯穿所述介质层和所述第一顶面栅极层的第一栅极导电部分，并延伸至其下方的其它第一栅极层的...

【专利技术属性】
技术研发人员：张中，张坤，王迪，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：