半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底以及凸出于衬底的鳍部，基底包括用于形成第一器件的第一区域以及用于形成第二器件的第二区域，其中，第一器件的工作电压大于第二器件的工作电压；形成保形覆盖第一区域和第二区域的鳍部的第一栅氧化层，其中，位于第二区域的第一栅氧化层用于构成第二器件的栅介质层；形成保形覆盖第一栅氧化层的第二栅氧化层，其中，位于第一区域的第二栅氧化层和第一栅氧化层用于构成第一器件的栅介质层；进行栅介质层减薄处理，栅介质层减薄处理包括：去除位于第二区域的所述第二栅氧化层。本方案减小工艺制程对第二区域的鳍部的消耗，进而提高第一区域和第二区域的鳍部宽度均一性和高度均一性。一性和高度均一性。一性和高度均一性。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体器件的集成度越来越高，半导体器件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。形成了后栅工艺(Gate Last Process)，即先形成伪栅结构，进行源/漏注入及高温退火工艺后，去除伪栅结构，再沉积栅氧化层，最终形成栅极结构。
[0003]栅氧化层是半导体器件如MOSFET(场效应晶体管)中的重要结构，如果栅氧化层上存在缺陷将导致器件的可靠性下降。在I/O区域上，栅氧化层的厚度也有不同的需求，而应对于不同工艺厚度需求的栅氧化层，在I/O区域的鳍部上形成的过程中，容易对鳍部造成一定程度的损伤，降低了半导体结构的性能。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，包括衬底以及凸出于所述衬底的鳍部，所述基底包括用于形成第一器件的第一区域以及用于形成第二器件的第二区域，其中，所述第一器件的工作电压大于所述第二器件的工作电压；第一栅氧化层，保形覆盖所述第一区域和第二区域的鳍部，其中，位于所述第二区域的所述第一栅氧化层用于构成所述第一器件的栅介质层；第二栅氧化层，保形覆盖所述第一区域的第一栅氧化层，其中，位于所述第一区域的所述第二栅氧化层和第一栅氧化层用于构成所述第二器件的栅介质层。
[0006]可选的，所述半导体结构还包括：刻蚀停止层，位于所述第一区域中的所述第一栅氧化层和第二栅氧化层之间，所述刻蚀停止层的材料为栅介质材料，且所述刻蚀停止层和第一栅氧化层之间具有刻蚀选择比；所述第一器件的栅介质层还包括所述刻蚀停止层。
[0007]可选的，所述第一栅氧化层的材料包括氧化硅、氧化锗或氧化锗硅，所述第二栅氧化层的材料包括氧化硅。
[0008]可选的，所述刻蚀停止层的材料介电常数大于所述第二栅氧化层的材料介电常数。
[0009]可选的，所述刻蚀停止层的材料包括氮化硅或氧化铝。
[0010]可选的，所述第一栅氧化层的厚度为至所述第二栅氧化层的厚度为至
[0011]可选的，所述刻蚀停止层的厚度为至
[0012]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，包括
衬底以及凸出于所述衬底的鳍部，所述基底包括用于形成第一器件的第一区域以及用于形成第二器件的第二区域，其中，所述第一器件的工作电压大于所述第二器件的工作电压；形成保形覆盖所述第一区域和第二区域的鳍部的第一栅氧化层，其中，位于所述第二区域的所述第一栅氧化层用于构成所述第二器件的栅介质层；形成保形覆盖所述第一栅氧化层的第二栅氧化层，其中，位于所述第一区域的所述第二栅氧化层和第一栅氧化层用于构成所述第一器件的栅介质层；在所述第二区域中进行栅介质层减薄处理，所述栅介质层减薄处理包括：去除位于所述第二区域的所述第二栅氧化层。
[0013]可选的，形成所述介电隔离结构的步骤包括：在形成所述第一栅氧化层之后，形成所述第二栅氧化层之前，还包括：形成保形覆盖所述第一栅氧化层的刻蚀停止层，所述刻蚀停止层的材料为栅介质材料，且所述刻蚀停止层和第一栅氧化层之间具有刻蚀选择比；形成所述第二栅氧化层的步骤中，所述第二栅氧化层保形覆盖所述刻蚀停止层，所述第二器件的栅介质层还包括所述刻蚀停止层；去除位于所述第二区域的所述第二栅氧化层的步骤中，以所述刻蚀停止层的表面作为刻蚀停止位置；所述栅介质层减薄处理还包括：在去除位于所述第二区域的所述第二栅氧化层后，去除位于所述第二区域的所述刻蚀停止层。
[0014]可选的，所述去除位于所述第二区域的所述第二栅氧化层之前，所述形成方法包括：在位于所述第一区域的所述第二栅氧化层上形成光刻胶层；以所述光刻胶层为掩膜，进行所述栅介质层减薄处理；在所述栅介质层减薄处理后，所述形成方法还包括：去除所述光刻胶。
[0015]可选的，采用湿法刻蚀工艺去除位于所述第二区域的所述第二栅氧化层。
[0016]可选的，采用湿法刻蚀工艺去除位于所述第二区域的所述刻蚀停止层。
[0017]可选的，所述湿法刻蚀工艺采用的刻蚀溶液包括HF溶液，其中，HF的体积浓度为0.1％至1％。
[0018]可选的，所述湿法刻蚀工艺采用的刻蚀溶液包括H3PO4溶液，其中，H3PO4的体积浓度为70％至90％，溶液温度为120℃至170℃。
[0019]可选的，采用原位水蒸气氧化工艺形成所述第一栅氧化层。
[0020]可选的，采用原子层沉积工艺形成所述第二栅氧化层。
[0021]可选的，采用原子层沉积工艺形成所述刻蚀停止层。
[0022]可选的，所述第一栅氧化层的材料包括氧化硅、氧化锗或氧化锗硅，所述第二栅氧化层的材料包括氧化硅。
[0023]可选的，所述刻蚀停止层的材料介电常数大于所述第二栅氧化层的材料介电常数。
[0024]可选的，所述刻蚀停止层的材料包括氮化硅或氧化铝。
[0025]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0026]本专利技术实施例提供的半导体结构中，第一栅氧化层保形覆盖所述鳍部，位于所述第二区域的所述第一栅氧化层用于构成所述第二器件的栅介质层；第二栅氧化层保形覆盖所述第一区域的第一栅氧化层，位于所述第一区域的所述第二栅氧化层和第一栅氧化层用于构成所述第二器件的栅介质层；本专利技术实施例中，所述第一区域和第二区域的鳍部表面均与第一栅氧化层相接触，也就是说，仅所述第一栅氧化层直接沉积在所述鳍部表面，所述第二区域的鳍部仅暴露于形成所述第一栅氧化层的工艺环境中，在形成第一栅氧化层后，
第一栅氧化层能够对所述鳍部起到保护作用，与第一区域的鳍部表面与第二栅氧化层相接触、第一区域的第一栅氧化层覆盖第二栅氧化层的方案相比，本专利技术实施例减少了所述第二区域的鳍部暴露于形成栅氧化层的工艺环境中的次数，相应减小了形成第二栅氧化层的制程对所述第二区域的鳍部的消耗，从而能既达到所述第一区域和第二区域对栅介质层厚度的要求，又提高所述第一区域和第二区域的鳍部宽度均一性和高度均一性，进而有利于提高半导体结构的性能。
[0027]可选方案中，所述半导体结构还包括刻蚀停止层，位于所述第一区域中的所述第一栅氧化层和第二栅氧化层之间，所述刻蚀停止层保形覆盖所述第一区域的所述第一栅氧化层，所述刻蚀停止层的材料为栅介质材料，且所述刻蚀停止层和第一栅氧化层之间具有刻蚀选择比。在半导体结构的形成过程中，所述刻蚀停止层通常还保形覆盖第二区域的第一栅氧化层，所述第二栅氧化层相应还保形覆盖第二区域的刻蚀停止层，并通过刻蚀的方式去除第二区域中的第二栅氧化层和刻蚀停止层，其中，在刻蚀第二区域中的第二栅氧化层的过程中，能够以所述刻蚀停止层的表面作为刻蚀停止位置，从而减小对第二区域中的第一栅氧化层的损伤，而且所述刻蚀停止层和第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，包括衬底以及凸出于所述衬底的鳍部，所述基底包括用于形成第一器件的第一区域以及用于形成第二器件的第二区域，其中，所述第一器件的工作电压大于所述第二器件的工作电压；第一栅氧化层，保形覆盖所述第一区域和第二区域的鳍部，其中，位于所述第二区域的所述第一栅氧化层用于构成所述第二器件的栅介质层；第二栅氧化层，保形覆盖所述第一区域的第一栅氧化层，其中，位于所述第一区域的所述第二栅氧化层和第一栅氧化层用于构成所述第一器件的栅介质层。2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：刻蚀停止层，位于所述第一区域中的所述第一栅氧化层和第二栅氧化层之间，所述刻蚀停止层的材料为栅介质材料，且所述刻蚀停止层和第一栅氧化层之间具有刻蚀选择比；所述第一器件的栅介质层还包括所述刻蚀停止层。3.如权利要求1所述的半导体结构，其特征在于，所述第一栅氧化层的材料包括氧化硅、氧化锗或氧化锗硅，所述第二栅氧化层的材料包括氧化硅。4.如权利要求2所述的半导体结构，其特征在于，其特征在于，所述刻蚀停止层的材料介电常数大于所述第二栅氧化层的材料介电常数。5.如权利要求2所述的半导体结构，其特征在于，所述刻蚀停止层的材料包括氮化硅或氧化铝。6.如权利要求1所述的半导体结构，其特征在于，所述第一栅氧化层的厚度为至所述第二栅氧化层的厚度为至7.如权利要求2所述的半导体结构，其特征在于，所述刻蚀停止层的厚度为至8.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括衬底以及凸出于所述衬底的鳍部，所述基底包括用于形成第一器件的第一区域以及用于形成第二器件的第二区域，其中，所述第一器件的工作电压大于所述第二器件的工作电压；形成保形覆盖所述第一区域和第二区域的鳍部的第一栅氧化层，其中，位于所述第二区域的所述第一栅氧化层用于构成所述第二器件的栅介质层；形成保形覆盖所述第一栅氧化层的第二栅氧化层，其中，位于所述第一区域的所述第二栅氧化层和第一栅氧化层用于构成所述第一器件的栅介质层；在所述第二区域中进行栅介质层减薄处理，所述栅介质层减薄处理包括：去除位于所述第二区域的所述第二栅氧化层。9.如权利要求8所述的半导体结构的形成方法，其特征在于，在形成所述第一栅氧化层之后，形成所述第二栅氧化层之前，还包括：形成保形覆盖...

【专利技术属性】
技术研发人员：渠汇，何永根，黄豪俊，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：