有电平移位功能的寄存器及含该寄存器的半导体集成电路制造技术

一种包括具有电平移动功能的寄存器（４）的半导体集成电路，还包括第一逻辑门电路（３、７）；第二逻辑门电路（５），第一逻辑门电路位于寄存器（４）的输入侧，而第二逻辑门电路位于其输出侧，所述寄存器（４）接收并存储一低压驱动的第一逻辑门电路的低压输出信号并将该低压信号的电平变换成高压信号的电平，然后将该高压信号输出到高压驱动的第二逻辑门电路（５ａ）。利用这种半导体集成电路，可简单进行电路设计，并能实现半导体集成电路的低功耗化。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是申请日为95年1月18日、申请号为95101330.0、专利技术名称为“逻辑合成方法及半导体集成电路”的专利技术专利申请的分案申请。本专利技术涉及用于从寄存器传送层(register transfer level)生成半导体集成电路的逻辑合成方法的改良，特别是涉及用这种方法所得到的低功耗半导体集成电路。目前，在半导体集成电路的设计中，用寄存器传送层(以下简称为RTL)的功能记述来表示作为开发对象的半导体集成电路，并用此RTL记述来进行逻辑合成，这样，就采用了生成要开发的半导体集成电路的顺序设计。图24给出了现有技术的RTL记述。图25给出了应用RTL记述由逻辑合成所生成的逻辑电路(半导体集成电路)。图24的RTL记述是在功能层明确规定了多个寄存器间数据传送的一种记述。在该图的RTL记述中，r1、r2、r3、r4为寄存器，func1、func2、func3、func4为上述寄存器间组合电路的功能的记述，assign语句和always语句是记述各寄存器与各组合电路的连接关系的语句。由图24的RTL记述合成逻辑电路时，通过给出面积或速度的制约条件，用面积和速度的折衷(trade-off)曲线来决定电路、在由述RTL记述生成的图25所示的逻辑电路中，101、103、105和107是用逻辑合成把明示于上述RTL记述中的寄存器r1、r2、r3、r4进行了变换(映射)后的触发电路，它们直接与示于上述图24的RTL记述中的寄存器r1、r2、r3、r4相对应。108是时钟缓冲器。100、102、104和106是与图24的RTL记述中的func1、func2、func3、func4相对应的组合电路(组合逻辑电路)。上述组合电路100、102、104和106是从图24的RTL的功能记述出发作为面积和速度折衷曲线上的一个电路而进行了变换后的电路。如假定工作频率为f，负载电容为C，电压为V，则半导体集成电路的功耗P可用下式来表示P=f·C·V2所以，降低半导体集成电路的功耗有降低工作频率f、减小负载电容C和降低电源电压V三种方法，而且降低电源电压时降低功耗的效果最好。但是，若将电源电压设置得低，则在构成逻辑电路的多个路径中具有最大延迟时间的关键路径的延迟时间也要增大。特开平5-299624号公报公开了一种逻辑门电路，其中的多数个不需以高速操作的逻辑门电路用低电压源驱动，其余的需要高速操作的逻辑门电路用高电压源驱动。但是，上述日本专利申请没有公开在使用低压电源和高压电源这两种电压源时考虑到关键路径的问题。当从以上述那样低电压源驱动的低速工作型的逻辑门电路向以高电压源驱动的高速工作型的逻辑门电路传送数据时，例如特开平5-67963号公报所公开的那样，就需在此两个逻辑门电路之间配置电平变换电路以便把用低电压源驱动的逻辑门电路的输出电平变高。但是，示于上述图25的各个组合电路是由例如示于图26或图27的那种多个逻辑门构成的电路，故在该图的组合电路中，若假定关键路径为图中粗线所示的路径，则在用高电压源驱动这一关键路径时就必须在各图中以符号O所表示的多个位置(此位置的数目在图26中为8处，在图27中为12处)上判断且配置电平变换电路。在集成度高的半导体集成电路中，组合电路的数目极其多，同时，构成各组合电路的逻辑门电路的数目也极多。因而，在集成度如此高的半导体集成电路中，在具有关键路径的一个组合电路里，需要电平变换电路的位置的数目将变得很多，而具有关键路径的组合电路的数目也很多。所以，整个集成电路中所需电平变换电路的数目将变成一个庞大的数字。结果，在集成度高的半导体集成电路的设计中，虽然可以用极少的组合电路来判断需设电平变换电路的位置且配置所需的电平变换电路，但在整个半导体集成电路中判断上述电平变换电路的配置位置既繁杂又麻烦，还要很长的时间，故设计工作非常复杂。本专利技术的目的在于提供一种具有电平移位功能的寄存器。本专利技术的另一个目的是提供一种低功耗的半导体集成电路，它包括具有电平移位功能的寄存器。换句话说，本专利技术试图利用公开号为5-299624号日本专利申请的技术来降低半导体集成电路的总的功率消耗，其方法是仅利用高压驱动构成关键路径的逻辑门电路，而不增加关键路径的延迟时间。为了实现上述目的，本专利技术着眼于以下两点。第1，如图25所示，由于半导体集成电路由多个寄存器和位于各寄存器之间的多个组合电路组成，所以，如果在寄存器上配置有电平变换电路，则无需在多个组合电路里各个位置(即在用高电压源驱动关键路径的情况下需进行电平变换的位置)上逐个配置电平变换电路，从而可以减少电平变换电路的配置位置数。第2，如上所述，如果在寄存器中配置电平变换电路，则在用此电平变换电路传送数据的组合电路中，虽然有必要用高电压源驱动该组合电路整体，但在半导体集成电路中，存在于关键路径中的逻辑门的数目约占构成整个集成电路的逻辑门数的5％，故具有关键路径的组合电路数在组合电路总数中所占的比率很小，因此，即使是用高电压源驱动具有关键路径的组合电路也不会明显招致功耗的增大。本专利技术的具有电平移位功能的寄存器，该寄存器接收并存储一低压输出信号，并将该存储的低压信号的电平变换成高压信号的电平，然后输出该高压信号。本专利技术的一种半导体集成电路包括一具有电平移动功能的寄存器，该寄存器接收并存储一低压输出信号，并将存储的低压信号的电平变换成高压信号的电平，然后输出该高压信号；以及用低电压源作为其电压源的时钟馈给装置，它将一时钟馈送给所述具有电平移位功能的寄存器。由于在这里用高电压源驱动具有关键路径的所有组合电路，故可以把该关键路径的时间延迟抑制到不超过设计上容许的延迟上限值。另外，由于在位于具有关键路径之组合电路的前级的寄存器中配置有一个电平变换电路，故和用高电压源仅驱动关键路径的情况相比，可以减少必须的电平变换电路的数目，因而使半导体集成电路的设计变得极其容易。而且，即使是用高电压源驱动具有关键路径的所有组合电路，由于从组合电路全体来看，具有该关键路径的组合电路的数目极其之少，故可以把功耗的增加抑制得很少。另一方面，因为用低电压源驱动无关键路径的大量的组合电路，故功耗显著地降低。结果可以谋求整个半导体集成电路的低功耗化。对照附图阅读以下的详细说明，本专利技术的上述目的和新特征将会更加清楚。附图给出了本专利技术的理想的实施例。附图说明图1是图像处理系统的整体概略构成图。图2是半导体芯片的整体概略构成图。图3给出了本专利技术的实施例中半导体集成电路的多个寄存器与多个组合电路的连接关系。图4是没有电平变换电路的触发电路的结构图。图5是有电平变换电路的触发电路的结构图。图6(a)示出了电平变换电路的具体的结构。图6(b)示出了电平变换电路的另一种具体的结构。图7是无电平变换电路的锁存电路的结构图。图8是有电平变换电路的锁存电路的结构图。图9示出了逻辑合成装置的整体概略结构。图10给出了硬件记述语言。图11示出了网络表(Net List)。图12给出了示意电路图。图13给出了半导体集成电路的逻辑合成方法。图14示出了半导体集成电路的另一种逻辑合成方法。图15示出了图13的逻辑合成法的变形例。图16示出了图14的另一种逻辑合成法的变形例。图17(a)是在第1工序中把组合电路变换为第2组合电路的说明图。图本文档来自技高网...

【技术保护点】
一种具有电平移位功能的寄存器（４），该寄存器接收并存储一低压输出信号，并将该存储的低压信号的电平变换成高压信号的电平，然后输出该高压信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小原一刚，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]